Пороговое устройство Советский патент 1992 года по МПК H03K5/24 G05B1/01 

СО

с

Изобретение относится к импульсной и вычислительной технике и может быть использовано в незащищенных от помех сигнальных цепях импульсных устройств. Цель изобретения - расширение функциональных возможностей. Пороговое устройство содержит три транзистора 1, 2, 3, резистор 4, элемент ИЛИ 5, пять диодов 6-10, выходную шину 11, три входные шины 12, 13, 14, отрицательную и положительные шины 15 и 16 источника питания. Коммутация выходного напряжения элемента ИЛИ 5 с помощью транзисторов-1, 2 управляемых напряжениями, подаваемыми на входные шины 12, 13, обеспечивает выполнение пороговым устройством логических функций, что расширяет его функциональные возможности. 1 ил.

XI

ю

СП

со VJ о

Изобретение относится к импульсной и вычислительной технике и может быть использовано в незащищенных от помех сигнальных цепях импульсных устройств.

Цель изобретения - расширение функциональных возможностей за счет обеспечения выполнения логических функций при сохранении пороговых свойств.

На чертеже представлена принципиальная электрическая схема порогового устройства.

Пороговое устройство содержит два транзистора 1 и 2 одного типа проводимости и один транзистор 3 другого типа проводимости, резистор 4, элемент ИЛИ 5, пять диодов 6-10, выходную шину 11, первую входную шину 12, вторую входную шину 13, группу третьих входных шин 14-1 - 14-п, отрицательную шину 15, и положительную шину 16 источника питания, при этом коллектор третьего транзистора 3 соединен с выходной шиной 11, эмиттеры первого и второго транзисторов 1 и 2 объединены через первый диод 6, причем эмиттер первого транзистора 1 соединен через резистор 4 с отрицательной шиной 15 источника питания, а параллельно эмиттерным переходам транзисторов 1 и 3 подключены второй и третий диоды 7 и 8, полярность которых противоположна полярности этих переходов, коллектор первого транзистора 1 соединен с базой третьего транзистора 3 и катодом четвертого диода 9, анод которого подключен к аноду первого диода 6 и к эмиттеру второго транзистора 2, коллектор которого подключен к положительной шине 16 источника питания, а его база - к первой входной шине 12, причем вторая входная шина 13 подключена к аноду пятого диода 10, катод которого соединен с базой первого транзистора 1, а группа третьих входных шин 14-1 - 14-п - к входам элемента ИЛИ 5, выход которого подключен к эмиттеру третьего транзистора 3.

Устройство работает следующим образом,

В исходном состоянии при подаче напряжения питания все транзисторы закрыты и устройство не потребляет тока. В зависимости от величины потенциалов, подаваемых на первую и вторую входные шины 12 и 13 ВХ1 и ВХ2 устройство может выполнять логические функции ИЛИ, И- ИЛИ, кроме этого устройство позволяет в широком диапазоне регулировать порог срабатывания, тем самым повышать его помехоустойчивость.

Устройство имеет различные режимы работы.

Пусть на первую входную шину 12 ВХ1 устройства подан низкий потенциал (Лог. О), а на вторую входную шину 13 ВХ2 подан высокий потенциал (Лог. Т). В этом

случае устройство выполняет функцию ИЛИ, так как сигналы положительной полярности (импульсы), поступающие на входы элемента ИЛИ 5, проходят через эмиттерный переход третьего транзистора

3, насыщенный первый транзистор 1, резистор 4 на отрицательную шину 15 источника питания. При этом третий транзистор 3 насыщается и на выходной шине 11 ВЫХ устройства возникают импульсы тока положительной полярности.

Пусть на первую входную шину подан высокий потенциал (Лог 1) величиной Unop, где Unop - величина порогового напряжения. Тогда на эмиттере второго

транзистора 2 возникает напряжение положительной полярности величиной Unop - 11бэ (Убэ- напряжение база-эмиттер второго транзистора 2), которое подается одновременно через первый и четвертый

диоды 6 и 9 на эмиттер первого и базу третьего транзисторов 1 иЗ, при этом благодаря параллельному подключению к эмиттерным переходам первого и третьего транзисторов 1 и 3 второго и третьего диодов 7 и

8 противоположных полярностей относительно полярности эмиттерных переходов этих транзисторов происходит защита этих переходов от пробоя пороговым напряжением, так как в этом случае пятый диод 10 и

диоды элемента ИЛИ 5 оказываются запертыми пороговым напряжением, а эмиттер- нЪе переходы этих транзисторов оказываются под нулевыми потенциалами. При этом второй транзистор 2 включен по

схеме с общим коллектором и потребляет по входу малую мощность от входного сигнала.

При подаче на вторую входную шину 13 ВХ2 устройства разрешающего сигнала, амплитуда которого больше величины порогового напряжения, происходит разрешение на прохождение импульсов положительной полярности, подаваемых на третью входную шину 14 ВХЗ устройства. Амплитуда этих импульсов должна быть больше порогового значения напряжения. При этом,полезный сигнал проходит через эмиттерный переход третьего транзи- стора 3, насыщенный первый транзистор 1 и резистор 4 на отрицательную шину 15 источника питания, вызывая прохождение коллекторного тока третьего транзистора 3, а следовательно, и выходного тока на выходной шине 11 ВЫХ устройства.

Таким образом данное устройство дает возможность осуществить операцию И, когда на вторую входную шину 13 ВХ2 подан разрешающий сигнал, а на третью входную шину 14 ВХЗ подаются сигналы (импульсы), которые проходят на выходную шину 11 ВЫХ устройства пока подан на вторую входную шину 13 ВХ2 разрешающий сигнал, при его прекращении на выходной шине ВЫХ устройства сигналы прекращаются. Так как элемент ИЛИ 5 имеет п входов, то можно осуществить логическую операцию И-ИЛИ. Максимальный порог может быть выбран из допустимого напряжения коллектор-эмиттер первого транзистора 1 и допустимых обратных напряжений пятого диода 10 и диодов элемента ИЛИ 5.

Помеха положительной полярности меньше порогового напряжения на выход устройства не пройдет, так как пятый диод 10 и диоды элемента ИЛИ 5 заперты пороговым напряжением.

Так как первый и второй транзисторы 1 и 2 включены по схеме с общим коллектором, то на входы устройства можно подавать сигналы больших амплитуд UBx2 и КвхЗ, тогда разности UBx2 - Unop и UBx3 - Unop определяют величину отрицательной помехи, которая может возникнуть во время действия полезных сигналов на этих входах в виде провалов на их вершинах. Увеличивая эту разность, можно существенно повысить помехоустойчивость устройства от воздействия помех отрицательной полярности (от провалов на вершинах полезных сигналов).

Таким образом, предлагаемое устройство обладает расширенными функциональными возможностями, заключающимися в осуществлении операций ИЛИ, И и ИЛИ-И, возможностью регулировать в широком диапазоне порогом

срабатывания, исключая два стабилитрона и два переменных резистора и четыре резистора, включая вместо них элемент ИЛИ и пять диодов, что дает возможность изготавливать предлагаемое устройство в интегральном исполнении.

Формула изобретения Пороговое устройство, содержащее первый и второй транзисторы одного типа

проводимости и третий транзистор противоположного типа проводимости, коллектор которого соединен с выходной шиной, резистор, положительную и отрицательную шины источника питания, отличающееся

тем, что, с целью расширения области применения путем обеспечения выполнения логических функций при сохранении пороговых свойств, в него введен ы элемент ИЛ И, представляющий собой диодную сборку, и

пять диодов, при этом эмиттеры первого и второго транзисторов объединены через первый диод, причем эмиттер первого транзистора соединен через резистор с отрица- тельной шиной источника питания, а

параллельно базо-эмиттерным переходам первого и третьего транзисторов подключены второй и третий диоды, полярность которых противоположна полярности этих переходов, коллектор первого транзистора

соединен с базой третьего транзистора и катодам четвертого диода, анод которого подключен к аноду первого диода и к эмиттеру второго транзистора, коллектор которого подключен к положительной шине

источника питания, а его база - к первой входной шине устройства, а вторая входная шина которого подключена к аноду пятого диода, катод которого соединен с базой первого транзистора, а третьи входные шины

подключены к входам элемента ИЛИ, выход которого подключен к эмиттеру третьего транзистора.