Устройство для измерения средней частоты серии импульсов Советский патент 1992 года по МПК G01R23/00 

Изобретение относится к.импульсной технике и может быть использовано для цифрового измерения средней частоты серии импульсов.

Цель изобретения - расширение функциональных возможностей устройства за счет измерения средней частоты импульсов с произвольным количеством их в серии.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 - эпюры напряжений, поясняющие его работу.

Устройство для измерения средней частоты серии импульсов содержит пороговый элемент 1, первый блок 2 дифференцирования, первый счетчик 3 импульсов, генератор 4 прямоугольных импульсов, первый временной селектор 5, первый делитель 6 частоты, интегратор 7, первый элемент И 8, реверсивный счетчик 9, второй делитель 10 частоты, второй временной селектор 11, второй счетчик 12 импульсов, инвертор 13, второй элемент И 14, второй блок 15 дифференцирования, управляющий триггер 16, регистрирующий блок 17, первый и второй

элементы ИЛИ 18, 19, третий элемент И 20, пересчетный блок 21. При этом последовательно соединены генератор 4 прямоугольных импульсов, временной селектор 5, управляющий вход которого подключен к инверсному выходу управляющего триггера 16, и делитель 6 частоты, информационный вход которого подключен к выходу счетчика 12 импульсов, последовательно соединены делитель 10 частоты, счетный вход которого подключен к второму выходу генератора 4 прямоугольных импульсов, и временной селектор 11, управляющий вход которого соединен с прямым выходом управляющего триггера 16, а выход подключен к счетному входу счетчика 12 импульсов и делителя 6 частоты, выход подключен к входу ввода информации делителя 6 частоты, последовательно соединены интегратор 7, вход которого является входом устройства, пороговый элемент 1, блок 2 дифференцирования, счетчик 3 импульсов, элемент И 8, второй вход которого подключен к выходу интегратора 7, а выход также подключен к

w

Ё

VI

GJ XI СО СЛ Оч

суммирующему входу пересчетного блока 21, и реверсивный счетчик 9, информационные разрядные выходы которого соединены с соответствующими информационными разрядными входами делителя 10 частоты, последовательно соединены инвертор 13, вход которого подключен к выходу блока 2 дифференцирования, и элемент И 14, второй вход которого соединен с первым выходом счетчика 3 импульсов, а выход подключен к вычитающему входу реверсивного счетчика 9, последовательно соединены элемент ИЛИ 18, первый вход которого является установочным входом устройства, а выход подключен к объединенным устано- вочным входам делителей 6 и 10 частоты, счетчиков 12 и 3 импульсов, реверсивного счетчика 9 и пересчетного блока 21, и элемент ИЛИ 19, второй вход которого соединен с объединенными выходом пересчетного блока 21 и входом ввода информации делителя 6 частоты, а выход подключен к R-входу управляющего триггера 16 и входу ввода информации делителя 10 частоты, первый и второй входы элемента И 20 подключены соответственно к второму выходу счетчика 3 импульсов и входу интегратора 7, а выход соединен с вычитающим входом пересчетного блока 21, управляющий и информационный входы регистрирующего блока 17 соединены соответственно с выходами пересчетного блока 21 и делителя 6 частоты, а управляющий выход подключен к второму входу элемента ИЛИ 18, регистрирующий блок 17 содержит частотомер 22 и цифропе- чатающее устройство 23.

Устройство работает следующим образом.

В начальный момент времени счетчики 12 и 3 импульсов, делители 6 и 10 частоты, реверсивный счетчик 9, пересчетный блок 21 через элемент ИЛИ 18, а управляющий триггер 16 через элементы ИЛИ 18 и 19 устанавливаются в начальное состояние. На прямом и инверсном выходах управляюще- го триггера 16 формируются соответственно напряжения О и 1, которые поступают на управляющие входы временных селекторов 5 и 11. При этом временной селектор 11 закрывается, а временной селектор 5 откры- вается и через него на вход делителя 6 частоты поступает сигнал с частотой FI с выхода генератора 4 импульсов.

На вторые входы элементов И 8 и 20 и вход интегратора 7 поступает серия хаоти- ческих импульсов Ui (фиг. 2а). На выходе интегратора 7 образуется пульсирующее положительное напряжение U2 (фиг. 26), которое подается на вход порогового элемента 1. На выходе порогового элемента 1

вырабатывается напряжение 11з логической 1 (фиг. 2в), которое поступает на вход блока 2 дифференцирования. Продифференцированный блоком 2 дифференцирования фронт напряжения 11з в виде положительного остроконечного импульса LJ4 (фиг. 2г) подается на счетный вход счетчика 3 импульсов и вызывает формирование на его первом разрядном выходе напряжение Us (фиг. 2д) логической 1. С первого выхода счетчика 3 импульсов напряжение U4 поступает на первый и второй входы элементов И

8и 14. На выходе элемента И 8, на второй вход которого поступают импульсы Ui (фиг. 2а), также вырабатывается серия импульсов Ue (фиг. 2е), которая, поступая на суммирующие входы реверсивного счетчика 9 и пересчетного блока21, ими подсчитывается. В момент окончания серии импульсов U& на разрядных выходах реверсивного счетчика

9и пересчетного блока 21 в двоичном коде формируется числовое значение количества импульсов в серии. Ввиду окончания поступления на вход интегратора 7 серии импульсов напряжение 1)2 на его выходе падает до нуля, переводя пороговый элемент 1 в состояние О (фиг. 2д). Срез напряжения Уз дифференцируется блоком 2 дифференцирования и в виде отрицательного остроконечного импульса НА (фиг. 2г) поступает на инвертор 13. На выходе инвертора 13 вырабатывается положительный остроконечный импульс U (фиг. 2ж), который подается на первый вход элемента И 14, на второй вход которого поступает с первого выхода счетчика 3 импульсов положительное напряжение Us (фиг. 2д). В результате поступления на первый и второй входы элемента И 14 положительных напряжений Us и U на выходе элемента И 14 также формируется остроконечный положительный импульс Us (фиг. 2з), который подается на вычитающий ход реверсивного счетчика . Реверсивный счетчик 9 срабатывает, и на его разрядных выходах числовое значение уменьшается до N-1, которое поступает на информационные разрядные входы делителя 10 частоты.

В результате поступления на вход интегратора 7 второй серии импульсов 1Н (фиг. 2а) на его выходе образуется пульсирующее напряжение U2 (фиг. 26), которое вновь переводит пороговый элемент 1 в положение 1 (фиг. 2в). Фронт напряжения Уз блоком 2 дифференцирования дифференцируется и в виде второго положительного остроконечного импульса U4 (фиг. 2г) подается на счетный вход счетчика 3 импульсов. Счетчик 3 срабатывает, и на его втором разрядном выходе образуется положительное напряжение IJ9 (фиг. 2и), которое поступает на вход блока 15 дифференцирования и первый вход элемента И 20. Фронт напряжения Уэ блоком 15 дифференцирования дифференцируется и в виде остроконечного импульса Uio (фиг. 2к) подается на S-вход управляющего триггера 16. На прямом выходе управляющего триггера 16 вырабатывается напряжение 1, которое открывает временной селектор 11, а на его инверсном выходе образуется напряжение О, закрывающее временной селектор 5.

Одновременно в результате поступления на первый и второй входы элемента И 20 положительных напряжений Уз и Ui (фиг. 2в, а) на его выходе вырабатывается последовательность импульсов Ue (фиг. 2е), которая подается на вычитающий вход пересчетного блока 21. Временной селектор 11 будет открыт с начала поступления первого импульса второй серии до тех пор, пока на вход пересчетного блока 21 не поступят все N импульсов второй серии. При поступлении на вход пересчетного блока 21 последнего (N-го) импульса второй серии на его выходе формируется положительный импульс Un (фиг. 2л), который поступает на управляющий вход частотомера 22 и вход ввода информации делителя 6 частоты. Одновременно сформированный на выходе пересчетного блока 21 положительный импульс tin (фиг. 2л) через элемент ИЛИ 19 поступает на R-вход управляющего триггера 16 и переводит его в состояние О. Временной селектор 11 закрывается, а временной селектор 5 открывается. Таким образом, временной селектор 11 находится в открытом состоянии в течение интервала времени Ti, равного длительности второй серии импульсов. Если за время Ti на устройство поступило N импульсов с N-1 периодом между ними, то среднее значение периода следования импульсов в серии может быть определено с помощью выражения

ТСр Ti/(N-1),

откуда средняя частота импульсов в серии равна

Fcp 1/Tcp (N-1)/Ti.

Через открытый в течение времени Ti временной селектор 11 на счетчик 12 импульсов поступают импульсы с выхода делителя 10, частота которых равна F2 Fi/(N - 1), следовательно, число NI импульсов, насчитанное счетчиком импульсов 12, равно:

Ni F2Ti FiTi/(N- 1).

Число импульсов NI, насчитанное счетчиком 12 импульсов, вводится в делитель 6, и к моменту перехода управляющего триггера 16 в нулевое состояние, к моменту открытия временного селектора 5 коэффициент деления делителя 6 становится равным NL С выхода генератора 4 импульсов через открытый временной селектор 5 на делитель 6

поступают импульсы с частотой FI, в результате чего частота импульсов на выходе делителя 6 равна:

Fcp Fi/Ni Fi(N -1)/F-Ti (N - 1)Ti. что соответствует средней частоте импуль0 сов в серии.

Сформированная импульсная последовательность с выхода делителя 6 частоты поступает на информационный вход цифрового частотомера 22, который измеряет час5 тоту FCp и ее значение в цифровом коде выдает на цифровой регистратор 23. Одновременно с управляющего выхода частотомера 22 управляющий сигнал в виде положительного импульса поступает на уп0 равляющий вход цифропечатающего устройства 23 и второй вход элемента ИЛИ 18. Цифропечатающее устройство 23 регистрирует численное значение частоты FCp, счетчики 3 и 12 импульсов, делители 6 и 10

5 частоты, реверсивный счетчик 9, пересчетный блок 21 и управляющий триггер 16 возвращаются в исходное состояние.

В случае поступления на вход устройства последующих серий импульсов процесс

0 измерения повторяется.

Таким образом, предложенное техническое решение, по сравнению с прототипом, позволяет измерять среднюю частоту следования импульсов с произвольным количе5 ством их в серии, что расширяет его функциональные возможности.

Формула изобретения Устройство для измерения средней частоты серии импульсов, содержащее после0 довательно соединенные генератор импульсов, первый временный селектор и первый делитель частоты, информационный вход которого подключен к выходу первого счетчика импульсов, управляющий вход

5 первого временного селектора подключен к инверсному входу управляющего триггера, второй делитель частоты, выход которого подключен к входу второго временного селектора, а счетный вход подключен к второ0 му выходу генератора импульсов, управляющий вход второго временного селектора соединен с прямым выходом управ- ляющего триггера, а выход второго временного селектора подключен к счетно5 му входу первого счетчика импульсов, пересчетный блок, установочный вход которого соединен с установочными входами первого счетчика импульсов и первого делителя частоты, выход пересчетного блока подключен к входу ввода информации первого делителя частоты, отличающееся тем, что, с целью расширения функциональных возможностей за счет измерения средней частоты импульсов с произвольным количеством их в серии, введены последовательно соединенные интегратор, пороговый элемент, первый блок дифференцирования, второй счетчик им- пульсов, первый элемент И, и реверсивный счетчик, последовательно соединенные инвертор и второй элемент И, последовательно соединенные первый элемент ИЛИ и второй элемент ИЛИ, второй блок дифференцирования, третий элемент И и регистрирующий блок, управляющий и информационный входы которого соединены соответственно с выходами пересчетного блока и первого делителя частоты, а управляющий выход подключен к второму входу первого элемента ИЛИ, причем второй вход первого элемента И подключен к входу интегратора, а выход подключен к суммирующему входу пересчетного блока, информационные выходы реверсивного счетчика соединены с информационными входами второго делителя частоты, вход инвертора подключен к выходу

первого блока дифференцирования, второй вход второго элемента И соединен с первым выходом второго счетчика импульсов, а выход подключен к вычитающему входу реверсивного счетчика, первый вход первого элемента ИЛИ подключен к входу установки устройства, а выход первого элемента ИЛИ подключен к установочным входам первого и второго делителей частоты, первого и вто0 рого счетчиков импульсов, реверсивного счетчика и пересчетного блока, второй вход второго элемента ИЛИ соединен с выходом пересчетного блока, а выход подключен к R-входу управляющего триггера, вход вто5 рого блока дифференцирования соединен с вторым выходом второго счетчика импульсов,а выход подключен к S-входу управляющего триггера и входу ввода информации второго делителя частоты, первый и второй

0 входы третьего элемента И подключены соответственно к второму выходу второго счетчика импульсов и к входу интегратора, а выход соединен с вычитающим входом пересчетного блока, вход интегратора являет5 ся входом устройства.

Использование: изобретение может быть использовано для измерения средней частоты серии импульсов. Сущность изобретения: устройство содержит пороговый элемент 1, блоки 2, 15 дифференцирования, счетчики 3, 12 импульсов, генератор 4 импульсов, временные селекторы 5, 11, делители 6, 10 частоты, интегратор 7, инвертор 13, элементы И 8, 14, 20, реверсивный счетчик 9, триггер 16, регистрирующий блок 17, элементы ИЛИ 18, 19, пересчетный блок 21. 2 ил.

9Ъ. 2.