Устройство для защиты электродвигателя от перегрузки и несимметричных режимов работы Советский патент 1992 года по МПК H02H7/08 H02H5/04 H02H7/09 H02H3/08 

Изобретение относится к области электротехники и может быть использовано для защиты электродвигателей переменного тока от перегрузки и перекоса фаз

Цель изобретения - повышение надежности.

На чертеже представлена структурная схема устройства.

Устройство защиты состоит из датчика 1 опорного наряжения, регуляторов 2, 3, 4 уровня сигнала, компараторов 5, 6,7, сумматора 8, выполненного по схеме ИЛИ- НЕ+НЕ, токозависимой схемы 9 временной задержки, выполненной на таймере КР 1006 ВИ1 с отрицанием по выходу, схемы 10 совпадения, выполненной на схеме И, ключевых схем 11, 12, 13, выполненных на D-триггерах, исполнительного органа 14, аналоговой схемы ЗИЛИ 15 и схемы 16 индикации. Схема 9 имеет времязадающую цепочку 17 с резисторами RI и R2 и конденсатором CL

Выход датчика 1 соединен с первыми входами компараторов 5, 6, 7, вторые входы которых через регуляторы 2,3,4 соединены с выходами преобразователей переменного тока (вых. 1, вых.2, вых.З) а выходы компараторов соединены с выходами А, В, С (для связи с ЭВМ), с первыми входами схем 11, 12, 13 и входами сумматора 8. Инверсный выход сумматора соединен с первым входом схемы 9, а прямой - с вторым входом схемы 10, первый вход которой соединен с выходом схемы 9, а выход - с вторыми входами ключевых схем 11, 12, 13, прямые выходы которых соединены с входами исполнительного органа 14, а инверсные - с входами схемы 16 Второй вход схемы 9

«Ч

О

g

00

через цепочку 17 и схему 15 соединен с выходом преобразователей переменного тока.

Устройство работает следующим образом.

После включения нагрузки на выходах преобразователей входного сигнала появится напряжение, пропорциональное потребляемому току,

В установившемся режиме регуляторами 2, 3, 4 устанавливают коэффициент К 1потЛном. Если потребляемый ток не превышает IHOM, то напряжение на выходах регуляторов и на вторых входах компараторов 5. 6, 7 меньше опорного. Компараторы остаются в исходном состоянии, а вся схема - в дежурном режиме. На выходе схемы 15 присутствует напряжение, равное максимальному значению на выходах преобразователей, но второй вход схемы 9 зашунтирован в исходном состоянии на корпус через ключ микросхемы.

Если двигатель переходит в режим перегрузки К 1пот/1ном 1, то на выходах преобразователей напряжение возрастает пропорционально возрастанию тока и на вторых входах компараторов напряжение уже превысит величину опорного напряжения. Компараторы срабатывают и на их выходах появляется лог.1, которая поступает на выходы А, В, С, первые входы ключевых схем 11, 12, 13 и входы сумматора 8. На выходе последнего появляется сигнал, запускающий схему 9 задержки и одновременно идущий на второй вход схемы 10.

Если ,05-1,1 (диапазон можно регулировать в широких пределах), то время задержки определяется по формуле Т3ад (Ri+R2)Ci.

Если установленного предела, то Тзад (Rl+R2)Cr Ki (Ki - коэффициент, обратно пропорциональный росту тока перегрузки) и „ремя задержки уменьшается пропорционально этому коэффициенту, который вырабатывается схемой 15 совместно с времязадающей цепочкой 17.

Для пояснения работы схемы защиты с времятоковой зависимостью рассмотрим работу таймера КР 1006ВИ1 в режиме ждущего мультивибратора.

В исходном состоянии, после подачи питания на схему, таймер устанавливается в дежурное состояние. На входе 2 таймера напряжение больше 1 /3Un. На выходе 3 нулевой уровень. Конденсатор Ci через вход 7 и открытый ключ микросхемы зашунтирован на корпус. RsC2-запускающая цепочка. Сз - предотвращает случайное срабатывание микросхемы от наводок и пульсаций по

линии питания. При подаче на вход 2 через конденсатор С2 импульса нулевого уровня таймер запускается. На его выходе появляется единичный уровень, который закрывает ключ, и разблокированный конденсатор начинает заряжаться. При достижении на нем напряжения, равного Unop, таймер опрокидывается, на выходе 3 вновь появляется нулевой уровень, который открывает

0 ключ, и конденсатор Ci быстро разряжается, Схема устанавливается в исходное состояние. Длительность вырабатываемого схемой импульса определяется постоянной времени цепи r(Ri + Ra)Ci и амплитудой

5 входного сигнала.

Подбором величины R2 цепочки 17 определяется минимальное время задержки срабатывания устройства при максимальном сигнале на входе схемы 17. Это время

0 необходимо для исключения срабатывания устройства от пусковых токов. Потенциометром RI устанавливают требуемую величину задержки срабатывания устройства защиты.

5После временной задержки сигнал поступает на первый вход схемы 10, с выхода которой - на вторые входы ключевых схем 11, 12, 13. При совпадении сигналов на ключевых схемах, последние опрокидываются и

0 фиксируют факт срабатывания устройства. С прямых выходов ключевых схем сигналы поступают на исполнительный орган 14 для отключения нагрузки, а с инверсных - на схему 16 для сигнализации.

5Если за время задержки нагрузка

уменьшится до номинальной, то компараторы и сумматор вернутся в исходное состояние. На выходе сумматора и втором входе схемы 10 установится лог.О, который за0 блокирует прохождение задержанного сигнала на ключевые схемы, и устройство останется в дежурном состоянии.

Устройство сработает также, если увеличение потребляемого тока произойдет в

5 одной или двух фазах по другим причинам. Временная задержка срабатывания определяется при этом потребляемым током пс фазе. Например, если по каким-либо причинам возрос ток в фазе С (вых.З), то сраба0 тывает компаратор 7 и выдает лог.1 на первый вход ключевой схемы 13 и вхо,л сумматора 8, выходной сигнал с которого поступит на второй вход схемы 10 совпадения и на запуск схемы 9 задержки. На

5 времязадающую цепочку 17 увеличенный сигнал с вых.З поступает через аналоговую схему ЗИЛИ. Задержанный сигнал с ВЫХОДЕ схемы 9 поступит на первый вход схемы 1C и с ее выхода пойдет на вторые входы ключевых схем 11, 12, 13. Совпадение произойдет только на ключевой схеме 13. Устройство сработает и отключит нагрузку, а индикация-выдаст информацию по фазе С.

В исходное состояние схему вернет оператор.

Формула изобретения Устройство для защиты электродвигателя от перегрузки и несимметричных режимов работы, содержащее фазные преобразователи тока, компараторы, схему совпадений И, схему ИЛИ, источник опорного напряжения, исполнительный орган, отличающееся тем, что, с целью повышения надежности в него дополни- тельно введены регуляторы уровня сигнала, входы которых соединены с соответствующими входами схемы ИЛИ и выходам / фазных преобразователей тска, выход схемы ИЛИ через вновь введенную времязадаю- щую RC-цепочку соединен с первым входом

вновь введенной токозависимой схемы временной задержки, выходы регуляторов уровня сигнала подключены к первым входам соответствующих компараторов, к вторым входам которых подключен выход источника опорного напряжения, выходы компараторов соединены с соответствующими входами вновь введенного сумматора, выход которого подключен к второму входу токозависимой схемы временной задержки и входу схемы совпадений И, другой вход которой соединен с выходом токозависимой схемы временной задержки, ключи, первые входы которых соединены с соответ ствующими входами сумматоса, з вторые с выходом схемы совпадений /I, прямые выходы указанных ключей соединены с соответствующими входами исполнитель-ноге органа, а инвэрсные - с ГСОТ ТГ-ЗУЮЩПМ.. входами вновь введенное. с.:ел.-.- ип,;v,.- ции.

Использование: в электротехнике для защиты электродвигателей от перегрузки и перекоса фаз. Сущность изобретения: устройство имеет фазный преобразователь тока, компаратор и исполнительный орган. Для повышения надежности устройство снабжено фазным регулятором входного сигнала, датчиком опорного уровня сумматором и схемами совпадения, токозависи- мой временной задержки, ИЛИ и фазной ключевой, причем компаратор выполнен фазным, Выход преобразователя соединен с входом регулятора и входами ИЛИ, выход регулятора соединен с вторым входом компаратора, первый вход которого соединен с выходом датчика опорного уровня. Второй вход схемы совпадения задержки соединен с выходом ИЛИ, выхдо схемы совпадения задержки соединен с первым входом схемы совпадения. Выход ее соединен с первым вхоом ключевой схемы совпадения, а прямой выход ключевой схемы совпадения соединен с исполнительным органом 1 ил. сл с

17

I /I

-с±нНН

и

щ