Устройство для управления запираемым тиристором Советский патент 1993 года по МПК H02M1/08 

Изобретение относится к преобразовательной технике и может быть использовано в преобразователях постоянного тока, инверторах и преобразователях частоты на запираемых тиристорах.

Известна., схема управления запираемым тиристор ом, недостатком которой является мзлая скорость нарастания импульса ток а. Запирание осуществляется передачей импульса через импульсные трансформаторы.

Наиболее близко к предлагаемому устройство для управления запираемым тири- стором, содержащее источник отпирающего напряжения, к плюсу которого подключен ограничивающий резистор и источник запирающего напряжения, соединенного с первым источником согласно последовательно, минусовым выводом соединенного с катодом запирающего тиристо- ра, анод которого соединен с эмиттером отпирающего транзистора, причем минусовой управляющий вывод запираемого тири- стора подключен к точке соединения двух источников напряжения.

Недостатком этого устройства является малая крутизна импульсов тока запирания и отпирания, неустойчивая работа из-за необходимости запирания запирающеготири- стора при отпирании отпирающего транзистора для исключения короткого замыкания двух источников.

Цель изобретения - повышение надежности за счет повышения крутизны импульсов тока и исключения возможности короткого замыкания источников напряжения.

Поставленная цель достигается тем, что в устройство для управления запираемым тиристором, содержащее источник запирающего напряжения, положительный вывод которого предназначен для подключения к отрицательному управляющему выводу запираемого тиристора и соединен с отрицательным выводом источника отпирающего напряжения, положительный вывод которого соединен с первым выводом первого ограничивающего резистора, отпирающий транзистор и тиристор, введены первый, второй и третий резирторы, второй, третий, четвертый и пятый ограничивающие резисторы, форсирующий и фильтрующий конденсаторы, первый и второй запирающий, форсирующий и первый и второй блокирующий транзисторы, стабилитрон, блокирующий диод, первый и второй резисторы смещения, запускающий и запирающий импульсные трансформаторы и резистивный делитель напряжения, причем первый вывод форсирующего конденсатора соединен с положительным выводом источника запирающего напряжения, а второй - с вторым выводом первого ограничивающего резистора и первым выводом второго ограничивающего резистора, второй вывод которого соединен с эмиттером отпирающего транзистора, эмиттерный переход которого за- шунтирован первым резистором, а

0 коллектор предназначен для подключения к положительному управляющему выводу запираемого тиристора и соединен с коллектором первого запирающего транзистора, эмиттерный переход которого зашунтиро5 ван вторым резистором, эмиттер соединен с вторым выводом источника запирающего напряжения, а база - через третий ограничивающий резистор соединена с коллектором второго запирающего транзистора, а

0 эмиттерный переход которого зашунтиро- ван третьим резистором, а эмиттер соединен с катодом блокирующего диода, анод которого соединен с положительным выводом источника отпирающего напряжения,

5 база отпирающего транзистора через четвертый ограничивающий резистор соединена с -коллектором блокирую щ е г о транзистора, база которого через первый резистор смещения соединена с эмиттером

0 второго запирающего транзистора, а эмиттер соединен с анодом тиристора, управляющий электрод которого соединен с первым выводом вторичной обмотки запускающего импульсного трансформатора, а катод сое5 динен с катодом стабилитрона и первым выводом фильтрующего конденсатора, второй вывод которого соединен с анодом стабилитрона, отрицательным выводом источника запирающего напряжения и пер0 вым выводом второго резистора смещения, второй вывод которого соединен с эмиттером второго запирающего транзистора, база которого через пятый ограничивающий резистор соединена с коллектором первого

5 синхронизирующего транзистора, база которого соединена с базой второго синхронизирующего транзистора и первым выводом вторичной обмотки запирающего импульсного трансформатора, второй вывод кото- 0 рой соединен с отрицательным выводом источника запирающего напряжения, вторым выводом вторичной обмотки запускающего импульсного трансформатора, эмиттером первого синхронизирующего 5 транзистора и эмиттером второго сикхрони зирующего транзистора, коллектор которого соединен с базой блокирующего транзистора, з выход резистивного делителя напряжения, подключенного параллельно источнику запирающего напряжения,

соединен с коллектором первого запирающего транзистора.

На чертеже приведена принципиальная схема устройства для управления запираемым тиристором.

Устройство содержит источники отпирающего 1 и запирающего 2 напряжения, первый 3 и второй А ограничивающие резисторы, форсирующий 5 конденсатор, отпирающий 6 и первый запирающий 7 транзисторы с шунтирующими 8, 9 резисторами, блокирующий диод 10, третий, четвертый и пятый ограничивающие резисторы 11-13, второй запирающий транзистор 14, резистор смещения 15, блокирующий транзистор 16, запускающий тиристор 17, стабилитрон 18 с фильтрующим конденсатором 19 и вторым резистором смещения 20, первый и второй синхронизирующие транзисторы соответственно 21,22,импульсные трансформаторы соответственно запирающий 23 и запускающий 24, а также запира- емый тиристор 25, резистивный делитель из двух резисторов 26, 27, резистор 28, при этом источник отпирающего напряжения 1 подключен к первому выводу первого ограничивающего резистора 3, отпирающий транзистор 6 выводом соединен с плюсовым управляющим выводом запираемого тиристора 25, источник запирающего напряжения 2 соединен с отпирающим 1 источником согласно последовательно, причем минусовой управляющий вывод запираемого тиристора 25 подключен к точке соединения двух источников 1, 2, второй ограничивающий резистор 4 соединен последовательно с первым 3 ограничивающим резистором, точка их соединения подключена к общей точке соединения двух источников 1, 2 через форсирующий конденсатор 5, а другой конец второго ограничивающего резистора 4 соединен с эмиттером отпирающего транзистора 6, коллектор которого соединен с плюсовым управляющим выводом запираемого тиристора 25 и коллектором запирающего транзистора 7, эмиттер которого соединен с минусом запирающего источника напряжения 2, базовый переход запирающего транзистора 7, зашунтиро- ванный резистором 9, через третий ограничивающий резистор 12 подключен к коллектору второго запирающего транзистора 14 заактированного резистором 28, эмиттер которого соединен с катодом блокирующего диода 10, анодом соединенного с плюсом отпирающего источника напряжения 1 и через резистор 15 смещения с базой блокирующего транзистора 16, коллектор которого соединен через четвертый ограничивающий резистор 11 с базовым переходом отпирающего транзистора 6, зашунти- рованного резистором 8, а эмиттер блокирующего транзистора 16 подключен к аноду запускающего тиристора 17, катод которого 5 подключен к катоду стабилитрона 18, за- шунтированного фильтрующим конденсатором 19, и подключенного анодом к минусу запирающего источника 2, резистору смещения 20, другим концом подключенного к

0 катоду блокирующего диода 10, причем база второго запирающего транзистора 14 через пятый ограничивающий резистор 13 соединена с коллектором первого синхронизирующего транзистора 21, база которого,

5 соединенная с базой второго синхронизируй ющего транзистора 22,подключена к выводу вторичной обмотки запирающего импульсного трансформатора 23, другой конец кото- рой соединен с. эмиттерами

0 синхронизирующих транзисторов 21, 22, анодом стабилитрона 18 и выводом вторичной обмотки запускающего импульсного трансформатора 24, другой конец которой соединен с управлением запускающего ти5 ристора 17, а коллектор второго синхронизирующего транзистора 22 соединен с базой блокирующего транзистора 16, причем управляющий переход запираемого тиристора 25 и коллектор - эмиттер

0 запирающего транзистора 7 зашунтирова- ны резисторами 26, 27, образующими резистивный делитель напряжения.

Устройство для управления запираемым тиристором работает следующим обра5 зом.

В исходном состоянии транзисторы 7 и 8 закрыты, конденсатор 5 заряжен до напряжения источника 1. С помощью источника напряжения 2 посредством резистивного

0 делителя, выполненного из резисторов 26, 27 на управляющем переходе запираемого тиристора 25, образуется обратное напряжение смещения величиной 5-7 В, рекомендуемого для запираемого тиристорэ на все

5 время е го закрытого состояния.

При подаче импульса отпирания Uo на

трансформатор 24 тиристор 17 отпирается и

через открытый базовым током резистора

0 15 транзистор 16 подается ток базы на отпирающий транзистор 6. При отпирании которого форсирующий конденсатор 5 разряжается на управляющий переход запираемого тиристора 25, образуя форсиро5 ванный запускающий короткий импульс с крутым передним фронтом, амплитуда которого ограничена резистором 4. Затем от источника 1 через резистор 3, 4, транзистор 6 и управляющий переход запираемого тиристора 25 начинает протекать ток поддержки,

рекомендуемый в течение всего времени открытого состояния.

При поступлении импульса запирания Из на трансформатор 23 синхронизирующие транзисторы 21 и 22 открываются. С открытием транзистора 22 базовый переход транзистора 16 шунтируется и транзистор 16 закрывается напряжением стабилитрона 18. Одновременно напряжение стабилитрона 18 прикладывается о обратном направлении к тиристору 17. обеспечивается также его форсированное запирание. В результате всего прекращается базовый ток транзистора 6. Одновременно при отпирании транзистора 21 открываются транзисторы 7. и 14. Напряжение источника 2 прикладывается через открытым транзистор 7 к управляющему пьшоду запираемого тирисгорэ 25 в обратном направлении,вызывал его запирание. После окончания импульса из транзисторы 21, 22, 14, 7 закрываются, через диод 10 обеспечивается питание узла блокировки. Длительность импульса Ua выбирается с учетом требований к запираемому тиристору 25. Можно видеть, что здесь исключено короткое замыкание источников 1 и 2 по цепи транзисторов б и 7, а крутизна импульсов управления запираемого тири- стора определяется только быстродействием транзисторов 6 и 7.

Это обеспечивает надежность работы запираемого тиристорз 25 и всего устройства. Одновременно обеспечивается необходимая помехоустойчивость по управлению Uo за сот стабилитрона 18 как порогового элемента.

Формула изобретения Устройство для управления запираемым тиристором, содержащее источник запирающего напряжения, положительный вывод которого предназначен для подключения к отрицательному управляющему выводу запираемого тиристора и соединен с отрицательным выводом источника отпирающего напряжения, положительный вывод которого соединен с первым пыиодоч первого ограничивающего резистора, отпирающий транзистор и тиристор, отличающееся тем, .что, с цялью повышения надежности за счет повышения крутизны импульсов тока и исключения возможности короткого замыкания источников напряжения, в него введены первый, второй и третий резисторы, второй, третий, четвертый и пятый ограничивающие резисторы, форсирующий и фильтрующий конденсаторы, первый и второй запирающие, форсирующий и первый и второй блокирующий транзисторы, стабилитрон, блокирующий диод, первый и второй резисторы смещение, запускающий и запирающий импульсные трансформаторы и резистивный делитель напряжения, причем первый вывод форсирующего конденсатора соединен с положительным выводом источника запирающего напряжения, а второй - с вторым выводом первого ограничивающего резистора и первым выводом второго ограничивающего резистора, второй вывод которого соединен с

0 эмиттером отпирающего транзистора, эмит- терный переход которого зэшунтирован первым резистором, а коллектор предназначен для подключения к положительному управляющему выводу запираемого тири5 стора и соединен с коллектором первого запирающего транзистора, эмиттерный переход которого зашунтирован вторым резистором, эмиттер соединен с вторым выводом источника запирающего напряже0 ния,э база через третий ограничивающий резистор соединена с коллектором второго запирающего транзистора, эмиттерный переход которого зашунтирозан третьим резистором, а эмиттер соединен с катодом

5 блокирующего диода, анод которого соединен с положительным выводом источника- отпирающего напряжения, база отпирающего транзистора через четвертый ограничивающий резистор соединена с

0 коллектором блокирующего транзистора, база которого через первый резистор смещения соединена с эмиттером второго запирающего транзистора, э эмиттер соединен с анодом тиристора, управляющий электрод

5 которого соединен с первым выводом вторичной обмотки запускающего импульсного трансформатора, а катод соединен с катодом стабилитрона и первым выводом фильтрующего конденсатора, второй вывод

0 которого соединен с анодом стабилитрона, отрицательным выводом источника запирающего напряжения и первым выводом второго резистора смещения, второй вывод которого соединен с эмиттером второго зэ5 пирающего транзистора, база которого через пятый ограничивающий резистор соединено с коллектором первого синхронизирующего транзистора, баз которого соединена с базой второго синхронизирую0 щёго транзистора и пераым выводом вторичной обмслки запирающего импульсного трансформатора, о горой нывод которой со- ьэдинен с отрицательным эыводом источника запирающего напряжения, вторым выводом

5 вторичной обметка запускающего импульсного трансформатора, эмиттером первого синхронизирующего транзистора и эмиттером второго синхронизирующего транзистора, коллектор которого соединен с базой блокирующего транзистора, а выход рези

стивного делителя напряжения, подключен- напряжения, соединен с коллектором пер- ного параллельно источнику запирающего вого запирающего транзистора.

Сущность изобретения: при подаче импульса управления на первичную обмотку трансформатора 24 отпираются тиристор 17 и транзистор 16, подающий отпирающий ток на отпирающий транзистор 6, при отпирании которого форсирующий конденсатор 5 разряжается на управляющий переход запираемого тиристора 25, формируя передний фронт отпирающего импульса, поддерживающая часть которого образуется при протекании тока от источника 1 через резисторы 3 и 4 и транзистор 6. При поступлении импульса на первичную обмотку трансформатора 23 открываются синхронизирующие транзисторы 21 и 22, шунтируется эмиттерный переход транзистора 16 и запирается тиристор, одновременно отпираются транзисторы 7 и 14, обеспечивая запирание запираемого тиристора напряжением источника 2. 1 ил.