УСТРОЙСТВО КОМПЕНСАЦИИ УЗКОПОЛОСНЫХ ПОМЕХ Советский патент 2016 года по МПК H04B1/10 

1. Устройство компенсации узкополосных помех, содержащее выходной алгебраический сумматор, первый элемент задержки, вход которого является входом устройства, K режекторно-полосовых фильтров с фиксированной настройкой, N самонастраивающихся режекторно-полосовых фильтров, K блоков корректировки амплитуды и фазы, N блоков подстройки амплитуды и фазы, вход первого режекторно-полосового фильтра с фиксированной настройкой соединен с выходом элемента задержки, вход j-го (j = 2,3,...,K) режекторно-полосового фильтра с фиксированной настройкой соединен с режекторным выходом (j-1)-го режекторного полосового фильтра с фиксированной настройкой, вход первого самонастраивающегося режекторно-полосового фильтра соединен с режекторным выходом K-го режекторно-полосового фильтра с фиксированной настройкой, вход i-го (i = 2,3,...,N) самонастраивающегося режекторно-полосового фильтра соединен с режекторным выходом (i-1)-го самонастраивающегося режекторно-полосового фильтра, полосовой выход каждого режекторно-полосового фильтра с фиксированной настройкой соединен с входом соответствующего блока корректировки амплитуды и фазы, полосовой выход каждого самонастраивающегося режекторно-полосового фильтра соединен с входом соответствующего блока подстройки амплитуды и фазы, вход элемента задержки, выходы блоков корректировки амплитуды и фазы и выходы блоков настройки амплитуды и фазы соединены с соответствующими входами алгебраического сумматора, каждый самонастраивающийся режекторно-полосовой фильтр содержит перестраиваемый узкополосный фильтр, вход которого является входом самонастраивающегося режекторно-полосового фильтра, а режекторный и полосовой выходы являются режекторным и полосовым выходами самонастраивающегося режекторно-полосового фильтра соответственно, и первый блок настройки, аналоговый выход которого соединен с управляющим входом перестраиваемого узкополосного фильтра, каждый блок подстройки амплитуды и фазы содержит соединенные последовательно перестраиваемый аттенюатор, вход которого является входом блока подстройки амплитуды и фазы, и перестраиваемый фазовращатель, выход которого является выходом блока подстройки амплитуды и фазы, второй блок настройки, аналоговый выход которого соединен с управляющим входом перестраиваемого аттенюатора, и третий блок настройки, аналоговый выход которого соединен с управляющим входом перестраиваемого фазовращателя, отличающееся тем, что, с целью увеличения отношения мощности полезного сигнала к мощности произвольного числа узкополосных помех, в него введены мультиплексор, блок управления мультиплексором, выход управляющего сигнала которого соединен с управляющим входом мультиплексора, блок переключения режимов настройки, вход сигнала стирания памяти которого соединен с выходом сигнала стирания памяти блока управления мультиплексором, вход сигнала установки режима работы блока переключения режимов настройки соединен с первым выходом мультиплексора, выход сигнала установки режимов работы блоков настройки, выход сигнала разрешения записи информации в блок настройки и выход сигнала стирания памяти блока настройки соединены с соответствующими входами первой группы входов мультиплексора, генератор последовательности импульсов, выход которого соединен с входом синхронизации блока переключения режимов настройки, переключатель, выход которого соединен с входом аналогового сигнала блока переключения режимов настройки, первый вход соединен с выходом устройства, второй вход соединен с режекторным выходом N-го самонастраивающегося режекторно-полосового фильтра, а вход управляющего сигнала соединен с выходом сигнала управления переключателем блока управления мультиплексором, элемент ИЛИ, выход которого соединен с входом блока управления мультиплексором, а каждый вход соединен с выходом сигнала изменения состояния соответствующего блока настройки, выходы сигналов установки режима работы блока переключения режимов настройки блоков настройки соединены с соответствующими входами второй группы входов мультиплексора, вход сигнала установки режима настройки, вход сигнала разрешения записи информации и вход сигнала стирания памяти каждого блока настройки соединены с соответствующим вторым выходом мультиплексора, выход генератора последовательности импульсов соединен с входом синхронизации блоков настройки.

2. Устройство по п.1, отличающееся тем, что блоки настройки содержат первый счетчик, вход счетных импульсов которого является входом синхронизации блока, вход кода начальной установки соединен с выходом первого регистра, а выход соединен с входом цифроаналогового преобразователя, входом первого дешифратора и входом записи цифрового кода первого регистра, соединенные последовательно первый одновибратор, вход которого соединен с выходом первого дешифратора, а выход является выходом сигнала изменения состояния блока настройки, и первый триггер, другой вход которого является входом сигнала установки режима настройки, а выход является выходом сигнала установки режима работы и соединен с входом изменения режима работы первого счетчика, вход сигнала разрешения записи информации и вход сигнала стирания информации первого регистра является входом сигнала разрешения записи информации и входом сигнала стирания информации блока настройки соответственно.

3. Устройство по п.1, отличающееся тем, что блок управления мультиплексором содержит блок переключения, сигнальный вход которого является входом блока управления мультиплексором, первый, второй и третий выходы соединены с входами счетных импульсов второго, третьего и четвертого счетчиков соответственно, второй, третий и четвертый дешифраторы, вход каждого из которых соединен с выходом соответствующего по номеру счетчика, соединенные последовательно второй триггер, первый вход которого соединен с выходом четвертого дешифратора и входами установки в нулевое состояние второго и четвертого счетчиков, а выход соединен с входом блокировки второго счетчика и элементом И, выход которого является выходом сигнала стирания памяти блока управления мультиплексором, а другой вход соединен с другим входом триггера и входом блока управления мультиплексором, соединенные последовательно второй элемент задержки, вход которого соединен с третьим выходом блока переключения, и третий триггер, выход которого соединен с первым управляющим входом блока переключения и входом установки в нулевое состояние третьего счетчика, выходы второго и третьего дешифраторов являются выходом управляющего сигнала блока управления мультиплексором, дополнительный выход второго дешифратора является выходом сигнала управления переключателем блока управления мультиплексором и соединен с вторым управляющим входом блока переключения, дополнительный выход третьего дешифратора соединен с другим входом третьего триггера.

4. Устройство по п.1, отличающееся тем, что блок переключения режимов настройки содержит соединенные последовательно амплитудный детектор, вход которого является входом аналогового сигнала блока переключения режимов настройки, аналого-цифровой преобразователь, вход тактовых импульсов которого является входом синхронизации блока переключения режимов настройки, первый компаратор, управляющий вход которого является входом сигнала установки режима работы блока переключения режима настройки, а выход является выходом сигнала разрешения записи информации в блок настройки блока переключения режимов, и двухвходовой элемент ИЛИ, второй регистр, блок обнуляющего сигнала которого является входом сигнала стирания памяти блока переключения режимов настройки, выход соединен с другим входом первого компаратора и входом умножителя, вход записи цифрового кода второго регистра соединен с выходом аналого-цифрового преобразователя, а вход разрешения записи соединен с выходом двухвходового элемента ИЛИ, элемент НЕ, вход которого соединен с входом сигнала установки режима работы блока переключения режимов настройки, соединенные последовательно второй компаратор, первый и второй входы которого соединены с выходом аналого-цифрового преобразователя и выходом умножителя соответственно, а управляющий вход соединен с выходом элемента НЕ, второй одновибатор, выход которого является выходом сигнала стирания памяти блока настройки блока переключения режимов настройки, и третий элемент задержки, выход которого является выходом сигнала установки режимов работы блоков настройки блока переключения режимов настройки и соединен с другим входом двухвходового элемента ИЛИ.