Формирователь импульсов Советский патент 1993 года по МПК H03K5/00 

Изобретение относится к импульсной технике и может использоваться для формирования интервалов времени в автоматике, телемеханике, измерительной технике и т.д.

Цель изобретения - повышение стабильности длительности импульсов к изменению напряжения питания или порогов переключения мультиплексора-демультиплексора.

Поставленная цель достигается тем. что в формирователь импульсов, содержащий двойной четырехканальный мультиплексор- демультиплексор, первый управляющий вход которого соединен с информационным выходом первого мультиплексора, первым выходом устройства и входом интегрирующей RC-цепи. к выходу которой подключен

второй управляющий вход мультиплексора- демультиплексора, первый информационный вход первого мультиплексора соединен с шиной запуска, остальные информационные входы первого и второго мультиплексоров соединены с шиной управления, а выход второго мультиплексора является вторым выходом устройства, введен дополнительный резистор, включенный между выходами интегрирующей цепи и второго мультиплексора, причем параметры резистора интегрирующей цепи и дополнительного резистора выбираются из соотношения

KiKi , Ко

1 - Ki m - Ki m - К,

- 0,

00 Ю О

ю ю

гдеК1 ип1/и1

Ko Un°/U1:

m Ri/(Ri + R2):

U - напряжение питания;

Un , Un° - напряжения порогов пере- ключения мультиплексора-демультиплексо- ра:

Rii R2 сопротивления резистора интегрирующей цепи и дополнительного резистора..

При этом формирование импульса на выходе на выходе второго мультиплексора осуществляется в два этапа.

На первом этапе, длительность которого равна длительности Ti импульса на выхо- де первого мультиплексора, импульс формируется за счет заряда емкости через параллельно включенные резистор интегрирующей цепи и дополнительный резистор под воздействием напряжения U1 до напряжения Un1:

Ti Ri//R2Cln U1/(U1-Un1).

На втором этапе, длительность которого равна Т2, импульс формируется за счет разряда емкости через резистор интегриру- ющей цепи и заряд через дополнительный резистор так, что разряд преобладает. Разряд емкости осуществляется через парал- лельно включенные резистор интегрирующей цепи и дополнительный ре- зистор от напряжения Un до напряжения Un° под воздействием не нулевого, как обычно, а эквивалентного напряжения Ri/(Ri + Rj) U1 mU1 Un°. Указанное напряжение уменьшает скорость разрядки емкости, что позволяет увеличить длительность импульса Та в несколько раз:

T2 Ri//R2Cln{(mU1-Un1)/

/(mU -Un0).

Таким образом, длительность импульса Т на выходе второго мультиплексора определяется из выражения

Т Ti + Т2 Rt//Rz С ln(m-Kt)/

/(1-KiXm-Ko).

Нестабильность дТ длительности Т им- пульсов определяется из выражения

{Ki

1 -Ki

Kl +-)х

m - Ki m - Ко

5K

ln ( m - Ki )/( 1 - Ki ) ( m - Ко )

полученном при условии, что д Ki д Ко д К. Последнее условие подтверждается тем, что при наличии дестабилизирующих факторов передаточные характеристики ТТЛ и КМОП микросхем перемещаются практически параллельно сами себе. А так как величина гистерезиса этих характеристик при включении и выключении микро5

0

5 0

5 0 5

0

5

0

5

схем незначительна, можно утверждать, что относительные изменения величин Ki Un 1/U1 и Ко Un °/U1 приблизительно одинаковы. Так, например, „абсолютные нестабильности величин Un1 и Un° ТТЛШ микросхем при изменении температуры окружающей среды от -55 до +125°С составляют соответственно 0.26 и 0,31 В (Зельдин Е.А. Цифровые интегральные микросхемы в информационно-измерительной аппаратуре, - Л.: Энергоиздат, 1986. С. 45) или 0,25 и 0,3 В (там же, с. 46). Колебания температуры среды в пределах от -55 до +155°С изменяют отдельные участки передаточной характеристики КМОП микросхем не более чем на 5% (там же, с. 66, 67). Из упомянутого следует, что выполнять формирователь импульсов наиболее целесообразно на КМОП микросхемах.

Условием отсутствия нестабильности ЗТ длительности Т импульсов при наличии нестабильности 5к (т.е. при изменении напряжения питания U или порогов переключения Un1, Un° мультиплексора-де- мультиплексора)является

KiKi , Ко

+

0,

1 - Ki m - Ki m - Ко что выполнимо. Так, например, при Ki 0,6; Ко 0,5 получаем m 0,4, что легко выполняется. При этом выигрыш в уменьшении нестабильности д Т импульсов формирователя, по сравнению с нестабильностью известного формирователя, составляет 5 раз.

На фиг. 1 изображена электрическая схема формирователя импульсов; на фиг. 2 - его эпюры напряжений.

Формирователь импульсов содержит интегрирующую RC-цепь 1, состоящую из резистора 2 и конденсатора 3, и двойной четырехканальный мультиплексор-демуль- типлексор 4, первый управляющий вход АО которого соединен с информационным выходом X первого мультиплексора, первым выходом устройства и входом интегрирующей цепи 1, к выходу которой подключен второй управляющий вход А1 мультиплексо- ра-демультиплексора 4.

Информационный вход Х1 первого мультиплексора соединен с шиной запуска 5, остальные информационные входы первого (Х2...Х4) и второго (Y1 ...Y4) мультиплексоров соединены с шиной б управления. Выход Y второго мультиплексора является вторым выходом устройства. Между выходами интегрирующей цепи 1 и второго мультиплексора Y включен дополнительный резистор 7.

Для уменьшения времени восстановления исходного состояния формирователя

параллельно резистору 7 может быть включен разрядный ключ, например диод, присо- единенный анодом к выходу интегрирующей цепи 1.

Формирователь импульсов работает следующим образом.

В исходном состоянии на вход 5 устройства подан логический О, конденсатор 3 разряжен, на управляющие входы АО и А1 поданы логические О. На шине управле- ния б установлена следующая кодовая комбинация: Х2 1; ХЗ 0; Х4 0; Y1 0; Y3 1: Y4 1. Каналы XI -Хи Y1 - Y первого и второго мультиплексоров открыты, и на их информационных выходах X и Y установлен логический О.

Короткий запускающий импульс положительной полярности с шины запуска 5 проходит через открытый канал Х1-Х на выход устройства и на управляющий вход АО. На управляющих входах А1 АО устанавливается кодовая комбинация 01, при которой каналы Х2-Х и Y2-Y открываются, и сигнал логической 1 (U } появляется на информационных выходах X и Y. Конденсатор 3 начинает заряжаться через резисторы 2 и 7, обуславливая начало формирования импульсов на выходах X и Y.

Когда напряжение на конденсаторе 3 достигнет величины Un , которая воспринимается управляющим входом А1 как логическая 1, на управляющих входах А1 АО установится кодовая комбинация 11. При этом каналы Х2-Х и Y2-Y закрываются, каналы Х4-Х и Y4-Y открываются. Логический О с информационного входа Х4 поступает на информационный выход X, на управляющий вход АО и на вход интегрирующей цепи 1. На информационном выходе X при этом заканчивается формирование импульса длительностью

Ti Ri//R2Cln U1/U1-Un1), где RI, R2 сопротивления резисторов 2 и 7 соответственно;

С - емкость конденсатора 3.

Так как на информационный вход Y4 подана логическая 1. сигнал на информационном выходе Y не изменяется и формирование импульса продолжается.

Так как на информационном выходе X устанавливается логический О, а конденсатор 3 заряжен до напряжения логической 1, на управляющих входах А1 АО устанавливается кодовая комбинация 10. При этом каналы Х4-Х и Y4-Y закрываются, каналы ХЗ-Х и Y3-Y открываются.

Так как на информационные входы ХЗ и Y3 поданы соответственно логические О и 1, сигналы на информационных выходах X и Y не изменяются.

После поступления логического О на информационный выход X и вход интегрирующей цепи 1 конденсатор 3 начинает разряжаться через резистор 2, открытый канал

ХЗ-Х (а затем Х1-Х) и внутреннее сопротивление источника запускающего смгнглз. Но сигнал на информационном выходе Y не изменился, остался равным 1. и конденсатор 3 продолжает заряжаться через резистор 7, Соотношение между резисторами 2 и 7 выбирается таким, чтобы превалировал разряд конденсатора 3.

Когда напряжение на конденсаторе 3 достигнет величины Un , которая воспринимается управляющим входом А1 как логический О, на управляющих входах А1 АО установится кодовая комбинация 00. При этом каналы ХЗ-Х и Y3-Y закрываются, каналы Х1-Х и Y1-Y открываются . На информационном выходе X продолжает оставаться, а на информационном выходе Y устанавливается логический О.

Формирование импульса на информационном выходе Y заканчивается. Его длительность Т определяется из выражения

T Ti + T2.

где Т - R1//P-2 С in (mU1 - Un1 )/ /(mU1 - UP °)J;

m Ri/(Ri + R2).

mU1 Un°

В приведенных выражениях Т - интервал времени от момента окончания импульса на информационном выходе X до момента окончания импульса на пнформационном выходе Y. Для его выделения достаточно сигналы с информационных выходов X и Y подать на выходы логического элемента, например ИСКЛЮЧАЮЩЕЕ ИЛИ и др.

Для формирования на выходе Y второго

мультиплексора импульса длительностью Т2, задержанного на время Ti, на шине управления б необходимо установить код Y1 - 0, Y2 со , Y3 i, Y4 1. Возможны и

другие варианты.

После разряда конденсатора 3, который при необходимости может происходить ускоренно через разрядный ключ, включенный параллельно резистору 7, устройство

возвращается в исходное состояние.

При прочих равных условиях нестабильность (5Т длительности Т импульсов формирователя в несколько раз меньше, чем у известного.

Устройство хорошо реализуется на микросхемах 561, 564 и др. серий.

При реализации времязадающих устройств на микросхемах следует помнить, что при длительностях фронтов входных импульсов, превышающих допустимые, необходимо последовательно с источником питания включать ограничивающий резистор. Так, например, для КМОП интегральных схем 564 серии, согласно ОСТ 11340.907- 80, длительность фронтов входных импульсов не должна превышать 10,5 и 1 мкс соответственно при напряжении питания 5,tO и 15 В. При превышении этих величин последовательно с источником питания необходимо включать сопротивление 1 кОм. Формула изобретения Формирователь импульсов, содержащий двойной четырехканальный мульти- плексор-демультиплексор, первый управляющий вход которого соединен с информационным выходом первого мультиплексора, первым выходом устройства и входом интегрирующей RC-цепи, к выходу которой подключен второй управляющий вход мультиплексора-демультиплексора, первый информационный вход первого мультиплексора соединен с шиной запуска, остальные информационные входы первого и второго мультиплексоров соеди

нены с шиной управления, а выход второго мультиплексора является вторым выходом устройства, отличающийся тем, что, с целью повышения стабильности длительности импульсов к изменению напряжения пи- тания, в него веден дополнительный резистор, включенный между выходами интегрирующей цепи и второго мультиплексора, причем параметры резистора интегрирующей цепи и дополнительного резистора выбираются из соотношения

0

Ki

Ki

-Ki

+

Кг

т - Ко

0,

1 -Ki m 5 где Ki Un1/U1: Ko Un°/U1; m Ri/(Ri + R2); U - напряжение питания; Un1,Un° - напряжения порогов переключения мультиплексора-демультиплексо- ра;

Ri,R2 - сопротивления резистора интегрирующей цепи и дополнительного резистора. 5

Изобретение может быть использовано для формирования интервалов времени в автоматике, телемеханике, измерительной технике и т.д. Цель изобретения - повышение стабильности длительности импульсов к изменению напряжения питания - достигается тем, что в формирователь импульсов, содержащий двойной четырехканальный мультиплексор-демультиплексор, первый управляющий вход которого соединен с информационным выходом первого мультиплексора, первым выходом устройства и входом интегрирующей RC-цепи, к выходу которой подключен второй управляющий вход мультиплексора-демультиплексора, первый информационный вход первого мультиплексора соединен с шиной запуска, остальные информационные входы первого и второго мультиплексоров соединены с шиной управления, а выход второго мультиплексора является выходом устройства, введен дополнительный резистор, включенный между выходами интегрирующей цепи и второго мультиплексора. Параметры резистора интегрирующей цепи и дополнительного резистора выбираются из соотношения К1 Ki + Ко 0, 1 - Ki m - Ki m - Ко где Ki Un/U1; Ко Un/U V Ri/(Ri + R2); U1 - напряжение питания;(jn Un - напряжение порогов переключения мультиплексора-де- мультиплексора;Р1 2 сопротивления резистора 2 интегрирующей цепи 1 и дополнительного резистора 7. 2 ил. СЛ

Фиг /

fax. У

Фж2