Кольцевой делитель частоты с четным коэффициентом деления Советский патент 1974 года по МПК H03K23/02 

1

Изобретение относится к импульсной технике и может быть использовано в вычислительных ман1инах, аппаратуре электросвязи (ИМК-связь) и в других устройствах.

Известны кольцевые делители частоты, работающие на частотах до 150 Мгц, с нечетным, четным и произвольным коэффициентом деления.

Известный кольцевой делитель частоты с нечетным коэффициентом деления выполнен на ячейках токовых переключателей со связями через стабилитроны (по одному на ячейку), с принудительной схемой поочередной установки каждой из ячеек в «подготовленное для переброса тактовыми входными импульсами состояние. Однако известный делитель не обеспечивает возможности получения четного коэффициента деления.

Цель изобретения - обеспечение возможности получения четного коэффициента деления.

Для этого в каждую ячейку введен дополнительный транзистор, база которого соединена с базой выходного транзистора (й-|-5)-ой ячейки (где , 2, 3...), эмиттер- с эмиттером дополнительного транзистора (й-f5)-oй ячейки и через резистор - с клеммой источника отрицательного напряжения, а коллектор дополнительного транзистора подключен к точке соединения коллектора

входного транзистора /г-ой ячейки, коллектора выходного транзистора (+4)-ой ячейки и катода стабилитрона й-ой ячейки. На фиг. 1 представлена принципиальная

электрическая схема предлагаемого кольцевого делителя частоты с четным коэффициентом деления; на фиг. 2 - уровни напряжений на выходах токовых переключателей; на фиг. 3 - таблица состояний транзисторов.

Делитель состоит из п ячеек токовых переключателей. На базы входных транзисторов 1 -10 подается общий входной сигнал 11. Эмиттерный ток входных и выходных транзисторов 12-21 формируется с помощью резисторов 22, включенных между источником 23 отрицательного напряжения и общей эмиттерной цепью пары транзисторов.

Дополнительные транзисторы 24-33 служат для поочередного образования третьего

устойчивого состояния каждой из ячеек делителя и образуют попарно управляющие ключи. Эмиттеры дополнительных транзисторов через резисторы 34 соединены с источником 23 отрицательного напряжения. Коллектор дополнительного транзистора, на который через резистор 35 подается сигнал от источника 36 положительного напряжения, соединен с коллектором входного транзистора -ой ячейки, с коллектором выходного

транзистора (+4)-ой ячейки. База дополнительного транзистора соединена с базой выходного транзистора (й+5)-ой ячейки. Стабилитроны 37 соединены анодами с базами выходных транзисторов и с их нагрузочными базовыми резисторами 38, с которых снимаются выходные сигналы, и катодами - с коллекторами входного и дополнительного транзисторов fe-ой ячейки и с коллектором выходного транзистора (й+4)-ой ячейки. Для тока, протекающего через каждый из резисторов 35, имеются четыре пути; через три коллекторных цепи соответствующих транзисторов и стабилитрон. Если, например, транзисторы 24, 1 и 16 закрыты, то весь ток протекает через стабилитрон 37 и резистор 38. При этом на резисторе создается падение напряжения: .Z, (где /2 - и /2 1/V38 суммарный ток). Если открыт один из транзисторов токового переключателя (транзистор 1 или 16), то падение напряжения на резисторе 38 будет; С/2 (/z ), (где /ft-коллекторный ток открытого транзистора токового переключателя). Если открыт только один транзистор 24, то падение напряжения на резисторе 38 будет; t/2 (/s- /й), (где /6- коллекторный ток дополнительного транзистора; /А 0,9/ft). Заметим, что уровень 1/2 (динамический уровень) может быть только в момент действия спадов входных управляющих импульсов. Длительность уровня U2 несколько превыщает длительность спадов входных управляющих импульсов. Если открыт один дополнительный транзистор и один транзистор токового переключателя, то падение напряжения на резисторе 38 будет: f/3(/5) -/л-/и). В случае, если открыты два транзистора токового переключателя и один дополнительный транзистор, то падение напряжения на резисторе 38 будет: 4(/1-2/й-/;).. Таким образом, на базовых резисторах каждого переключателя тока может быть пять различных значений напрял ения; Ui, U,U2,U и f/4, причем i,. Напряжение смещения на базах входных транзисторов выбирается из условия и обеспечивается делителем напряжения на резисторах 39, 40. Учитывая, что в переключателях тока открытыми будут транзисторы с более положительными потенциалами баз и что , нетрудно установить, что схема кольцевого делителя может находиться в любом из указанных в таблице (см. фиг. 3) состояний транзисторов в переключателях тока и уровней напряжений на базах. (В таблице через «О обозначен открытый транзистор; через «3 - закрытый). Предположим, что все переключатели тока находятся в первом «исходном состоянии в соответствии с таблицей и что на вход делителя подается импульсное (или синусоидальное) напряжение, положительный полупериод которого меньще величины t/a-Ub и больще , а отрицательный полупериод меньще величины Тогда первый положительный полунериод подействует на токовый переключатель, собранный на транзисторах 16, 6, таким образом, что откроет транзистор 5 и закроет транзистор 16. Открытый транзистор 5 отберет часть тока, протекавшего ранее через базовый резистор 38 транзистора 16, и напряжение на базе транзистора 16 с t/з уменьщится до t/4. Транзистор 16 закрывается, и ток, протекавший ранее через него, начнет протекать через базовый резистор 38 транзистора 12, потенциал базы которого с U увеличится до 1/3. При этом состояние всех остальных управляющих ключей останется неизменным. В этом состоянии схема останется в продолжении времени, пока входной сигнал будет превышать уровень U. Как только входной сигнал станет меньще L/a, транзистор 12 откроется, а транзистор 1 закроется. Ток транзистора 1 начнет протекать через базовый резистор .38 транзистора 12, и напряжение на базовом резисторе увеличится с L/z до Uz- Транзистор 12 открывается и отбирает часть тока, протекавщего ранее через базовый резистор 38 транзистора 18. При этом потенциал на базе транзистора 18 уменьщается до 1/2. Но так как Ul f/2. то при этом изменит свое состояние управляющий ключ на дополнительных транзисторах 24, 29 таким образом, что откроется транзистор закроется транзйстор24 Транзистор 29 отберет часть тока, протекавшего ранее через базовый резистор 37 транзистора 17, и напряжение на базе транзистора 17 уменьшится с 1/2 до Уз- Закрывшись, транзистор 24 отдает свой ток в базовый резистор 38 транзистора 12. Напряжение на базе транзистора 12 с U увеличится до U. После этого все ключи оказываются во втором «исходном состоянии. Второй ноложительный полупериод (второй положительный импульс) воздействует на токовый переключатель, собранный на транзисторах 17 и 6, и остальную часть схемы подобно тому, как описано выще. Из таблицы видно, что схема придет в исходное состояние после окончания действия десятого положительного импульса и что импульсы, сдвинутые друг относительно друга на величину периода повторения входного сигнала, могут сниматься со всех десяти входов. Таким образом, схема кольцевого делителя имеет четыре основных уровня выходного сигнала: Ui, U, Uz и U. Из них f/s является чувствительным ко входному сигналу.

Из работы схемы видно, что в один из моментов времени, когда Usx, LJz, на базы дополнительных транзисторов одного управляющего ключа подаются два уровня Uz и /2, незначительно отличающиеся по величине. Однако в силу стопроцентной положительной обратной связи этого различия в уровнях вполне достаточно для того, чтобы уровень fJz открывал транзисторы, at/2 - закрывал.

Предмет изобретения

Кольцевой делитель частоты с четным коэффициентом деления, содержащий п ячеек, выполненных на токовых переключателях с входным и выходным транзисторами, эмиттеры которых объединены и через резисторы подключены к клемме источника отрицательного напряжения, а коллектор входного транзистора через стабилитрон соединен с базой выходного транзистора, коллектор которого соединен с клеммой источника положительного напряжения, отличающийся тем, что, с целью обеспечения возможности получения четного коэффициента деления, в каждую ячейку введен дополнительный транзистор, база которого соединена с базой выходного транзистора (й4-5)-ой ячейки (где k., 2, 3...), эмиттер - с эмиттером дополнительного транзистора (й-|-5)-ой ячейки и через резистор - с клеммой источника отрицательного напряжения, а коллектор дополнительного транзистора подключен к точке соединения коллектора входного транзистора й-ой ячейки, коллектора выходного транзистора (й+4)-ой ячейки и катода стабилитрона -ой ячейки.

J5

J5

J555

-0J

55

55

55

т