Устройство для задержки Советский патент 1974 года по МПК H03K5/13 H03K3/33 

Изобретение относится к импульсной технике и может быть использовано при создании генераторов импульсных последовательностей, блоков запаздывания и синхронизации и ТвДо

Известны устройства задержки, содержащие транзисторы разного типа проводимости и диод с накоплением заряда с цепями смещенияо

Однако в известных устройствах ограничен диапазон регулирования задержки и время спада выходного сигнала существенно больше времени его нарастания.

Целью изобретения является увеличение пределов регулирования задержки, повышение быстродейст ВИЯ и уменьшение времени нарастания и спада выходного сигнала.,

Для зтого коллекторы транзисторов п - р -п- типа проводимости соединены между собой через дио2 с накоплением заряда.

Изобретение пояснано чертежами,

На фиг,1 приведена принципиальная электрическая схема устройства; на фиг,2 - временные диаграммы «

Устройство задержки содержит транзистор In - р - п - типа проводимости и транзистор 2 р - р - типа проводимости, транзистор Зп - р - а - типа проводимости, диод 4 с накоплением заряда, переменный резистор 5, конденсаторы б, 7, 8,

Устройство работает следующим образом,

В исходном состоянии транзисторы I и 2 закрыты за счет соответственно отрицательного и положительного смещения на их базах. Транзистор 3 открыт и работает в линейном режиме на границе насыщения. Происходит накопление наос овных неравновесных носителей в базе диода 4 с накоплением заряда по цепи: резистор 5 - диод 4 транзистор 3, отрицательный полюс йстонника питания Входной сигнал отрицательной полярности через разделительные конденсаторы б и 7 поступают на базы соответственно транзисторов i и 3, При этом транзистор 3 закрывается, а транзистор I открывается, на коллекторе последнего формируется перепад напряжения, который через разделительный конденсатор 8 поступает на базу транзистора I, открывая его. Происходит рассасывание неосновных неравновесных носителей из базы диода 4 по цепи: резистор 9 - диод - транзистор 1, По окон чании $азы высокой обратной проводимости диода 4, длительность которой регулируется изменением сопротивления резистора 5, происходит резкое восстанйвление обратного сопротивления диода Ч и на коллекторе транзистора 3 выделяется положительный перепад напряжения, С окончанием входного сигнала схема возвращается в исходное со стояние. Таким образом, на коллекторе транзистора 3 формируется выходной сигнал с амплитудой, определяемой источником положительного постоянного напряжения Ё|, задержанный на время длительности фазы высокой обратной проводимо сти диода 4, При этом время нарастания выходного сигнала определяется длительностью фазы реэкого восстановления обратного сопротивления диода 4, а время спада сигнала - временем включения транзистора 3. ПРЕДМЕТ ИЗОБРЕТЕНИЯ Устройство задержки, оодержаг щее транзисторы n-p-ti и р - П - Р - типов проводимоом и диод с накоплением заряда о цепями смещения, отличающе- вся тем, что, с целью увелнчения пределов регулирования задержки, повышения быстродействия и уменьшения времени нарастания и спада выходного сигвала, коллекторы транзисторов п - Р -Птипа п роводимости соединены между собой через диод о накоплением заряда.

Фиъ. 1 f,

Фи2. 2