Блокинг-генератор Советский патент 1975 года по МПК H03K3/30 

Изобретение относится к радиотехнике, может быть использовано в качестве формирователя импульсов. Известен блокинг-генератор на транзистора.х с общей базой и линией задержки. Цель изобретення - повышение стабильности длнтельности выходных импульсов и формирование пачки импульсов с интервалом между им1нульсами меньше времени восстановления блокинг-генератора. Предлагаемый блокинг-геиератор отличается тем, что между выходом согласованной линин задержки, выключенной 1параллельно обмотке обратной СВЯЗИ, и эмиттером транзистора включен эмиттерный повторитель; линня задержки закорочена на конце, а эмиттерный повторитель .включен между выводом линии, предшествуюш,пм закороченному концу, и эмиттером транзистора. Иа чертеже приведена принципиальная электрическая схема устройства. В коллекторную цепь транзистора 1, включенного по схеме с общей базой, включена первичная обмотка 2 импульсного трансформатора 5. Параллельно обмотке обратной связи 4 трансформатора включена линия задержки 5, выход которой -подсоединен к базе транзистора, включенного по схеме эмиттерного повторителя. Эмиттер транзистора 6 через диод 7 соедпнен с эмнттером транзистора 1, а через резистор 8 - с общей шшюй 1сточннка питания. Выход линии задержки 5 нагружен на резистор 9. База транзистора 6 через последовательно соеди)1енные диод W и резистор 11 соединена с общей щиной источн 1ка )1птания. Отрицательные импульсы запуска подаются на вход и через диод 12 поступают на эмиттер транзистора /. Положительные импульсы и перепады напряжения через диод 13 за.корачмваются на общую щину. В схеме имеются резисторы 14 и 15, а также диод 16. Выходные импульсы снимаются с выходной обмотки 18 трансформатора. Блокинг-генератор работает следуюнхим образом. В исходном состоянии транзисторы / и 6 заперты. При поступлении входного запускаюи;его импульса отрицательной полярности Tpaii3;ieTop / отиирается, и блоки}гг-генератор 1 ачинает формировать импуль.с, параметры которого (форма и длительность) определяются схемой и трансформатором. На вход ли1ИИ задержки 5 с резистора 15 через согласующий резистор 14 поступает положительный импульс. По истечении времени, определяемого линией задержки 5, равного требуемой длительности формируемого блоклнг-генератором имиульеа, на ее выходе появляется ио.южптельный имлульс, который через транзисгор 6 т

эмиттерного повтор:1т::ля li через диод 7 поступает на эмиттер транзистора / н срывает блэкннг-ироцесс. Транз1:стор / запирается, а в трансфор:лато|Х происходит процесс восстаиоплсиия исходного соСтоЯНия, по окопчан п; которого схема зповь готова к запуску.

В этом c.iy-iae диод 10 и резистор // должны быть отключены.

Для формирования нмп}Л со,в с и;;торвалом между импульсами меньше времени восстановленпя блокннг-тенератора конец линии задержки 5 замыкают накоротко (закорачивают резистор 9), а в цепь базы транзистора 6 включают .последовательную цепь из диода 10 резистора //, защищающую переход эмиттер - база транзистора 6 от нробоя обратным напряжением. На выходе линии задержки, предшествующем закороченному концу, образуется алгебраическая Сумма прямого положительного импульса и отраженного от закороченного конца линцн отрицательного импульса. Положительная часть этой суммы через эмнттерный повторитель на транзисторе 6 срывает блокинг-процесс. Длительность

срь вающего импульса в этом случае )авна удвоенной величине задержки, образ -юп1е1 1с; между двумя соседними отводами линии задержки - закороченным и выходным.

П р е д м е т и з о б р е т е i; и я

1.Блокинг-генератор на транзисторе с общей базой и линией задержки, отличающийся тем, что, с целью повышепия стабильности длительности выходных импульсов, между выходом согласованной линии задержки, включенной нараллельно обмотке обратной связи, и эмиттером транзистора включен эмиттерный повторитель.

2.Блокинг-генератор но п. 1, отличающийся тем, что, с целью формирования пачки импульсов с пнтсрвалом между им пульсами меньше времени восстановления блокинг-генератора, линия задержки закорочена на конце, а эмпттерный повторитель включен между вы1вадо1М линии, гфедшеетвуюн1им закороченному 1концу, и эмиттером транзистора.

0 +

J i