Цифровой вероятностный фильтр Советский патент 1975 года по МПК G06F17/18 G06F17/17 

т отсчетов функции X(t). Обычно . где Л - длина числового ряда, представляющего исходную функцию X(t). На первом шаге вычисляется среднее арифметическое первых т чисел ряда: AIi - -%,ь на втором шаге усредняются т чисел ряда, начиная со второго: Жз и т. д. М, Xi, у 1,2,..., + 1. Таким образом, в последовательности текуш,их значений M.j будет выделена гармоническая составляюш,ая с частотой F, определяемая интервалом усреднения т. Если из исходной функции X(t) вычесть составляющую M(t), представленную значениями Mj, то в разностном сигнале X(t)X(t)-M(t} составляющая F будет отфильтрована. В зависимости от характера проводимых исследований, априорных сведений о свойствах процесса каждое из т чисел исходного ряда перед усреднением умножают на некоторые весовые коэффициенты, так что среднее арифметическое за один такт усреднения имеет вид M, L . ,2,..., N-m+l. Функция W («ядро сглаживания) задана т своими значениями. На чертеже приведена функциональная схема цифрового вероятностного фильтра, в котором т может принимать значения 32, 64, 128,,256. Цифровой вероятностный фильтр состоит из преобразователя аналог-код 1, динамического восьмиразрядного регистра сдвига 2 на 256 чисел, восьмиразрядных схем сравнения 3 и 4 для 256 чисел, датчика 5 равномерно распределенных случайных чисел (2X8 двоичных разрядов), постоянного запоминающего устройства 6, в котором хранятся т значений функции W, реверсивных счетчиков 7 на четырнадцать разрядов, блока управления 8, параллельного сумматора 9, входных элементов «И 10, двухвходовых элементов «И 11, трехвходовых элементов «И 12, разрядных элементов «И 13, двухвходовых элементов- «И 14, выходных элементов «И 15. Выходы блока управления 8 возбуждаются последовательно в порядке возрастания номеров. Цифровой вероятностный фильтр работает следующим образом. После занесения в динамический регистр сдвига 2 первых 256 чисел исходного ряда X(t) датчик 5 случайных чисел генерирует 64 пары случайных чисел. Результаты сравнения этих чисел с числами в постоянном запоминающем устройстве 6 и динамическом регистре сдвига 2 в виде последовательностей импульсов поступают на элементы «И 12 и затем на счетные входы счетчиков 7. Одновременно умножаются знаки каждой пары чисел, результат умножения знаков в виде соответствующего потенциала поступает на управляющий вход счетчика 7. После этого результаты умножения со счетчиков 7 последовательно считываются в сумматор 9, где накапливается сумма XiWi. Результат усреднения хранится в старших восьми разрядах сумматора 9, куда в обратном коде заносится число Хт- Результат вычитания поступает на выход фильтра и представляет собой первое число нового ряда X(t). Далее информация в динамическом регистре сдвига 2 сдвигается на один разряд, заносится повое число (т+1)-е, и процедура вычисления следующего числа ряда X(t) повторяется аналогично описанному. При уменьшении т в два раза () в динамический регистр сдвига 2 заносятся числа исходного ряда X(t) и нули поочередно. В вычислении при этом участвует половина счетчиков 7; количество случайных чисел, вырабатываемых на одно «пакетное умножение, при этом увеличивается вдвое с целью сохранения той же точности вычислений, а также для исключения необходимости выравнивания коэффициентов масштабирования чисел Mi и Хг при вычитании. При уменьшении m в четыре и восемь раз каждому числу ряда X(t), заносимому в динамический регистр сдвига 2, предществует соответственно 3 и 7 нулей. Соответственно увеличится количество вырабатываемых случайных чисел на «пакетное умножение в четыре и восемь раз и составит 256 и 512. Этот принцип может быть положен за основу и при построении фильтра с другими коэффициентами изменения значения т (не обязательно кратное 2). При /такт 10 ГЦ максимальная скорость ввода чисел в процессор равна (1-3) кгц, минимальная скорость ввода не ограничена (/такт-тактовая частота блока управления 8). Предмет изобретения Цифровой вероятностный фильтр, состоящий из последовательно соединенных преобразователя аналог-код, подключенного к входной клемме фильтра, входных элементов «И и динамического многоразрядного регистра сдвига, выходы которого соединены с первыми входами первого блока многоразрядных схем сравнения, вторые входы которого подключены к первым выходам датчика случайных чисел, а выходы этого блока соединены с первыми входами элементов «И первой группы, вторые входы которых подключены к блоку управления, а выход каждого из эле.ментов «И первой группы соединен со счетным входом соответствующего реверсивного счетчика, разрядные выходы которого соединены с первыми входами элемент:;в «II втором группы, вторые входы которых, вторые входы входных элементов «И и вход сброса реверсивного счетчика подключены к блоку управления, отличаю HJ, и и с я тем, что, с целью 1 овыи ения быстродействия, он содержит второй блок многоразрядных схем сравнения, элементы «И третьей и четвертой групп, груниы выходных элементов «И и постоянное запоминающее устройство, выходы разрядов каждой ячейки которого соединены с первыми входами второго блока многоразрядных схем сравнения, вторые входы которого соединены с вторыми выходами датчика случайных чисел, а выходы этого блока соединены с третьими

входами элементов «И первой группы, причем знаковые разряды динамического многоразрядного регистра сдвига и постоянного запоминающего устройства подключены к входам элементов «И третьей группы, выход каждого из которых соединен с управляющим входом соответствующего реверсивного счетчика, а выходы элементов «И подключены к входу сложения параллельного сумматора, вход вычитания которого через элементы «И четвертой грунпы, подключенные к блоку управления, соединен с первой ячейкой динамического многоразрядного регистра сдвига, выходы параллельного сумматора через группу выходных элементов «И, подключенных к блоку управления, соединены с выходом фильтра.

0 ,,

эй т

СИ