Устройство для моделирования сборки систем массового обслуживания Советский патент 1976 года по МПК G06N1/00 

1

Изобретение относится к области вычислительной техники и нредназначено для электронного моделирования систем массового обслуживания общего вида и использования в дискретных моделируюо их устройствах в качестве логического блока, осуществляющего функцию сборки (объединения) и нреобразовання заявок различного тнпа и приоритета.

Известны устройства для моделирования систем массового обслуживания, содержащие элементы И, ИЛИ, ИЕ, регистр и блок дифференцирующих цепочек, вход которого соединен с информационным входом регистра и входом устройства, выход подключен к входу первого элемента ИЛИ.

Известные устройства, используемые при моделировании, выполняют логическую функцию конъюнкции f(Xi, Х2, ...,XN) .

Xff, где в качестве аргументов выступают величины X, принимающие значение логической единицы в случае нулевого содержимого соответствующего реверсивного счетчика обслуженных заявок - бункера. Сигнал с выхода сборки подается на цепи вычитания бункеров, а также в другие фазы систем массового обслуживания. Таким образом, известные устройства могут применяться лищь при моделировании систем с однородными заявками и без учета их приоритета, что существенно ограничивает класс моделирующих систем.

Больщинство практических задач, связанных с оптимизацией динамики производственных процессов, поточных и сборочных линий, при описании их адекватными моделями в виде систем массового обслуживания приводят к необходимости пспользовапия пеоднородных потоков заявок с достаточно сложными приоритетными признаками и дисциплинами обслуживания. Вследствие этого электронные моделирующие устройства должны обладать более богатыми функциональными возможностями по сравнению с известными.

Цель изобретения - расщирение класса моделируемых систем.

Это достигается тем, что в устройстве введены блоки элементов И, регистры настройки, кольцевой регистр сдвига, триггер, блок памяти, линии задержки и блок уравнения. Первый вход блока сравнения соединен с выходом регистра, второй вход - с выходом второго элемента ИЛИ и входом первого блока элементов И, выход которого подключен к соответствующему выходу устройства, управляющий вход - к первому выходу блока сравнения, управляющему входу второго блока элементов И, а через первую линию задерл кн - к первому входу третьего элемента ИЛИ и к нулевому входу триггера. Единичный выход триггера соединен с первым входом первого элемента И, второй вход этого элемента И - с

входом тактовых импульсов устройства, выход- с входом тактовых импульсов блока сравнения, второй выход которого подключен к нулевому входу триггера, управляющему входу кольцевого регистра сдвига. Выходы последнего связаны с соответствующими управляющими входами регистров настройки, выходы этих регистров - с соответствующими входами второго элемента ИЛИ и с соответствующими входами второго блока элементов И, выход которого подключен к адресному входу блока памяти. Выход блока памяти соединен с выходом устройства, выход старшего разряда кольцевого регистра сдвига - с первым входом второго элемента И, выход которого подключен к первому выходу устройства, второй вход -к второму выходу блока сравнения и входу второй линии задержки. Выход второй линии задержки связан с первым в.ходом третьего элемента И, второй вход третьего элемента И через элемент НЕ - с выходом младщего разряда кольцевого регистра сдвига, выход - с единичным входом триггера, который соединен с управляющим входом регистра и выходом третьего элемента ИЛИ. Второй вход этого элемента ИЛИ подключен к выходу первого элемента ИЛИ и второму выходу устройства, вход установки в исходное состояние - к одноименному входу кольцевого регистра сдвига и к третьему нулевому входу триггера.

На чертеже представлена схема устройства.

Она включает в себя регистр 1 на статичег.ких триггерах с входом управления записью информации, соединенный с блоком 2 сравнения, производящим поразрядное сравнение кодов, поступающих с регистра 1 и элемента ИЛИ 3. На элемент ИЛИ 3 подаются выходы регистров 4 настройки на статических триггерах с входом управления считывания информации, который соединен с соответствующим выходом кольцевого регистра 5 сдвига. В схему устройства введены также элементы И 6, 7, 8 на два входа, причем вход элемента И 8 соединен с выходом старшего разряда регистра 5 сдвига и одним из входов блока 9 элементов И. Блок 10 содержит двухвходовые элементы И, входы которых соединены с выходом блока 2 сравнения и с выходами элемента ИЛИ 3. Блок 11 памяти емкостью т/ -разрядных ячеек опрашивается сигналами с выходов блока 9. Единичный выход триггера 12 с установочными входами «О и «1 соединен с элементом И 6, элемент ИЛИ 13 своим выходом- с входом элемента ИЛИ 14, а своими входами - с блоком 15 дифференцирующих цепочек. Линии 16, 17 задержки имеют времена задержки, равные соответственно времени вычитания из бункеров и времени сдвига в регистре 5. Элемент НЕ 18 запрещает прохождение импульса с выхода линии 17, когда младщий разряд регистра 5 находится в «I. По входу 19 подаются тактовые импульсы на блок 2 сравнения через элемент И 6, по входу 20 устройство устанавливается в исходное состояние, вход 21 устройства соединен с регистром 1. На выход 22 пуска системного времени поступает импульс с элемента И 8, на выход 23 останова системного времени - импульс с элемента ИЛИ 13. Выход 24 обратной связи устройства связан с выходом блока 10 элементов И. На выход 25 выдаются из блока 11 памяти коды сформированных заявок.

Устройство работает следующим образом.

Реальное время системы нри моделировании аппроксимируется дискретными моментами системного времени. При этом считается, что все изменения в системе нроисходят только в дискретные моменты системного временн, следуюн 1,1й момент которого наступает после завершения всех вычислительных операций, связанных с изменением текущего состояния моделируемой системы.

Сборка осуществляет синхронизацию моментов поступления заявок в бункеры и их свертывание (преобразование) в новый код заявки в зависимости от текущих состояний элементов моделируемой системы и числовых признаков поступивших заявок. Образование новой заявки может произойти только при наличии всех требуемых кодов заявок в соответствующих бункерах. Какие именно сочетания хранящихся заявок могут быть преобразованы в новую, определяется кодом допустимых комбинаций. Каждой допустимой комбинации присванвается определенный уровень приоритета и порядок их просмотра определяется данным уровнем.

При моделировании сборки предполагается выполнение следующих требований, вытекающих из функционирования реальных сборочных узлов: допустимые комбинации не должны покрывать друг друга; порождаются все возможные заявки из имеющихся в бункерах данного уровня приоритета; процесс сборки не занимает системного времени.

Последнее требование вызвано спецификой работы вычислительной машины. В начальный момент системного времени но входу 20 установки подается импульс, устанавливающий в «О триггер 12 и (т-1) старших разрядов регистра 5 сдвига, а младший разряд носледнего - в «1. В регистры 4 настройки записываются коды допустимых комбинаций входных заявок, а в блок 11-коды сформированных заявок.

Если Б процессе моделирования увеличится содержимое хотя бы одного из бункеров, подключенных к входу 21, то на выходе (выходах) соответствующей дифференцирующей цепочки блока 15 появляется импульс, который, пройдя элемент ИЛИ 13, попадает на выход 23 останова системного времени (что приводит к «заморал иванию состояния модели на данном такте системного времени), а также через элемент ИЛИ 14 на вход управления записью информации регистра 1. По этому сигналу комбинация входных заявок с входа 21 записывается в регистр 1, кроме того, триггер 12 перебрасывается в «1 и открывает элемент И

6 для поступающих постоянно по входу 19 тактовых импульсов.

Тактовые импульсы с выхода элемента И 6 подаются на блок 2, осуществляющий поразрядное сравнение подаваемых на его входы позиционных кодов с регистра 1 и с одного из регистров 4 настройки (в данном случае с регистра 5 сдвига). При сравнении в каждом разряде вырабатывается сигнал сог, если Xi. Уг, или а, если . На первом выходе блока 2 сравнения появляется сигнал , если позиционный код числа X покрывает по единицам соответствующие позиции числа Y (т. е. сигнал 0 указывает на наличие на входах устройства допустимой комбинации). На втором выходе блока 2 образуется сигнал со vcoi, если число единиц в числе X меньше, чем числа единиц в соответствующих разрядах числа Y (т. е. сигнал « говорит об отсутствии на входах допустимой комбинации заявок).

Если появляется сигнал со на втором выходе блока 2 сравнения, то он перебрасывается на триггер 12 в «О, запрещая тем самым прохождение тактовых импульсов на блок сравнения, производит сдвиг единицы в регистре 5 сдвига на один разряд в сторону старших разрядов и, пройдя линию 17 задержки и элемент И 7, открытый с выхода элемента НЕ 18, переносит триггер 12 в «1. Далее происходит этап сравпения входного числа, но уже с другим числом, представляющим позиционный код допустимой комбинации с меньшим на единицу приоритетом. Код этого числа поступает с регистра 4 настройки, вход управления считыванием информации которого возбужден соответствующим выходом регистра 5 сдвига, на вход блока 2 сравнения через элемент ИЛИ 3. Если и на этом шаге блоком сравнения вырабатывается сигнал со, то процесс сравнения повторяется для следующей допустимой комбинации входных заявок и т. д.

Если код в регистре 1 таков, что не перекрывает ни одного из кодов допустимых комбинаций, то сигнал, пройдя на выход 22 пуска системного времени через элемент И 8 и установив закольцованный регистр 5 сдвига в исходное состояние, после выхода с линии 17 задержки не проходит элемент И 7, закрытый к этому времени потенциалом с элемента НЕ 18. Таким образом, модель системы массового обслуживания приводится в действие (запускается системное время), а устройство оказывается в исходном состоянии.

Если в процессе сравнивания вырабатывается сигнал а на первом выходе блока 2 сравнения, то при этом в устройстве происходят следующие действия: триггер 12 устанавливается в «О, прекращая тем самым поступление тактовых импульсов на блок сравнения, код допустимой комбинации, при сравнении которого с входным выработался сигнал 0, проходит с выходов элемента ИЛИ 3 на входы блока 10 и оттуда поступает на выход 24 обратной связи.

Импульсы с выхода 24 подаются на цепи вычитания бункеров, которые подсоединены к

данной модели вычитания бункеров, подключенных к данному устройству, в результате чего содержимое некоторых из них уменьшается на единицу. При этом на шины входа 21, соответствующего тем бункерам, содержимое которых стало равным нулю, поступают отрицательные перепады напряжения. Однако, поскольку дифференцирующие цепочки блока 15 реагируют только на положительные перепады напряжения, сигнал на выходе элемента ИЛИ 13 не образуется. Одновременно с этим сигнал а с первого выхода блока сравнения поступает на входы двувходовых элементов И блока 9 и проходит лишь тот из них, который подключеп к выходу разряда регистра 5 сдвига, находящегося в данный момент в «1. Выходы блока 9 являются адресными входами блока И, выдающего код сформированной заявки, хранящейся по соответствующему адресу, на выход 25.,

Кроме того, сигнал 0 с первого выхода блока сравнения, пройдя липию 16 задержки и элемент ИЛИ 14, разрешает запись нового кода входных заявок в регистр 1, перебрасывает триггер 12 в «1, открыв элемент И 6 для прохождения тактовых импульсов на блок сравнения. Затем возобновляется цикл сравнения.

Формула изобретения

Устройство для моделирования систем массового обслуживания, содержащее элементы И, ИЛИ, НЕ, регистр и блок дифференцирующих цепочек, вход которого соединен с информационным входом регистра и входом устройства, выход подключен к входу первого элемента ИЛИ, отличающееся тем, что, с целью расширения класса моделируемых систем, в него введены блоки элементов И, регистры настройки, кольцевой регистр сдвига, триггер, блок памяти, линии задержки и блок сравнения, первый вход которого соединен с выходом регистра, второй вход - с выходом второго элемепта ИЛИ и входом первого блока элементов И, выход которого подключен к соответствующему выходу устройства, управляющий вход подключен к первому выходу блока сравнения, управляющему входу второго блока элементов И, а через первую линию задержки - к первому входу третьего элемента ИЛИ и нулевому входу триггера, единичный выход которого соединен с первым входом первого элемента И, второй вход которого подключен к входу тактовых импульсов устройства, выход соединен с входом тактовых импульсов блока сравнения, второй выход которого подключен к нулевому входу триггера, управляющему входу кольцевого регистра сдвига, выходы которого соединены с соответствующими управляющими входами регистров настройки, выходы которых соединены с соответствующими входами второго элемента ИЛИ и с соответствующими входами второго блока элементов И, выход которого подключен к адресному входу блока памяти, выход которого соединен с выходом устройства, выход старшего разряда кольцевого регистра сдвига соединен с первым входом второго элемента И, выход которого подключен к первому выходу устройства, второй вход - к второму выходу блока сравнения и входу второй линии задержки, выход которой соединен с первым входом третьего элемента И, второй вход которого через элемент НЕ соединен с

выходом младшего разряда кольцевого регистра сдвига, выход соединен с единичным входом триггера, который соединен с управляющим входом регистра и выходом третьего элемента ИЛИ, второй вход которого подключен к выходу первого элемента ИЛИ и второму выходу устройства, вход установки в исходное состояние устройства подключен к одноименному входу кольцевого регистра сдвига и к третьему нулевому входу триггера.

2 щ JJ Г