Устройство для воспроизведения фазоманипулированного сигнала Советский патент 1977 года по МПК G11B5/06 

Изобретение относится к технике магнитной заниси, а именно к устройствам импульсномодулированной записи. Известно устройство для воспроизведения фазоманипулированного сигнала, содержащее блок воспроизведения, формирователь коротких импульсов и элементы логики 1. Отсутствие в этом устройстве интегрирующих элементов приводит к сбоям в работе при появлении высокочастотных помех. Наиболее близким к изобретению по технической сущности является устройство, содержащее блок воспроизведения, выход которого соединен с инвертором, схему И, первую и вторую схемы ИЛИ, выходы которых соединены с шиной информационных и шиной синхронизирующих сигналов соответственно, и формирователь коротких импульсов, соединенный с выходом- блока воспроизведения и с одним из входов схемы И, второй вход которой подключен к выходу второй схемы ИЛИ 2. Ввиду одсутствия в этом устройстве цепей селекции уровня воспроизводимого сигнала возможны сбои в работе при наличии шумов. Для повышения помехоустойчивости предлагаемое устройство снабжено схемой совладения, двумя блоками интегрирования, вход одного из которых присоединен к входу инвертора, а вход другого -к выходу инвертора, и двумя селекторами уровня, входы которых подключены к выходам олоков интегрирования, а выходы - к входам схемы совпадения и входам первой схемы ИЛИ, причем входы второй схемы ИЛИ подключены к выходу схемы совпадения и выходу первой схемы ИЛИ, а управляющие входы блоков интегрирования подключены к выходу схемы И. На чертеже приведена блок-схема описываемого устройства, содержащего блок 1 воспроизведения, выполненный с магнитной головкой 2 и усилителем 3, инвертор 4, схему PI 5, первую схему ИЛИ 6, соединенную с шиной 7 информационных сигналов, вторую схему ИЛИ 8, соединенную с шиной 9 синхронизирующих сигналов, и формирователь 10 коротких импульсов. Устройство снабжено схемой 11 совпадения, блоками 12 и 13 интегрирования, соединенными с инвертором 4, селекторами 14 и 15 уровня, входы которых подключены к выходам блоков 12 и 13 интегрирования, а выходы - к входам схемы 11 совпадения и входам первой схемы ИЛИ 6. Входы второй схемы ИЛИ 8 подключены к выходу схемы 11 совпадения и выходу первой схемы ИЛИ 6. Управляющие входы блоков 12 и 13 интегрирования подключены к выходу схемы PI. Селекторы 14 и 15 уровня выполнены с формирователем 16 по минимуму сигнала и с формирователем 17 по максимуму сигнала.

Устройство работает следующим образом.

Воспроизведенный блоком 1 фазоманипулированный сигнал и этот же сигнал после инвертора 4 подаются в блоки 12 и 13 интегрирования, где импульсный сигнал преобразуется в линейно-нарастающее напряжение, амплитуда которото пропорциональна длительности воспроизведенного импульса. При переходе линейно-нарастающего напряжения через порог формирователя 16 или 17 на выходе последних появляется импульсное напряжение, которое после схемы ИЛИ 6 подается на шину 7 информационных сигналов, а после схемы 11 совпадения и схемы ИЛИ 8 подается на шину 9 синхронизирующих сигналов. С формирователя 10 через схему И 5 на управляющие входы блоков 12 и 13 подается сигнал сброса после каждого тактового интервала.

Благодаря интегрированию воспроизведенного сигнала и последующей селекции по уровню обеспечивается повышение помехоустойчивости предлагаемого устройства.

Формула изобретения

Устройство для воспроизведения фазоманипулированного сигнала, содержащее блок воспроизведения, выход которого соединен с инвертором, схему И, первую и вторую схемы ИЛИ, выходы которых соединены с шиной информационных и щиной синхронизирующих сигналов соответственно, и формирователь коротких имПульсов, соединенный с выходом блока воспроизведения и с одним из входов схемы И, второй вход которой подключен к выходу второй схемы ИЛИ, отличающееся тем, что, с целью Повышения помехоустойчивости, оно снабжено схемой совпадения, двумя .блоками интегрирования, вход одно1го из которых присоединен к входу инвертора, а вход другого - к выходу инвертора, и двумя селекторами уровня, входы которых подключень к выходам, блрков интегрирования,, а выходы- к входамсхемы совпадения и входам первой схемы ИЛИ, причем входы второй схемы ИЛИ подключены к выходу схемы совпадения и выходу первой схемы ИЛИ, а управляющие входы блоков интегрирования подключены -к выходу схемы И.

Источники информации, принятые во внимание При экспертизе

1.Авторское свидетельство № 349012, кл. G 11В 5/06, 1970.

2.Авторское свидетельство № 410564, кл. Н 04В 1/10, 1971.

ГА 1