Стабилизатор постоянного напряжения Советский патент 1978 года по МПК G05F1/56 

1

Изобретение относится к области электротехники и может быть использовано в источниках электропитания электротехнической и радиотехнической аппаратуры.

Известен транзисторный стабилизатор постоянного напряжения компенсационного типа, содержащий регулирующий элемент, усилитель постоянного тока, источник опорного напряжения. Недостатком известного устройства является ограниченный КПД из-за того, что падение напряжения на регулирующем транзисторе не составить величину менее 0,8-1,5 В.

Из известных стабилизаторов постоянного напряжения наиболее близким к предлагаемому по технической сущности является стабилизатор постоянного напряжения, содержащий включенный последовательно в выходную щину регулирующий транзистор, дифференциальный усилитель постоянного тока, один вход которого соединен с выходом резисторного делителя, включенного между выходными выводами.

В известном стабилизаторе переход э.миттер - база регулирующего транзистора смещен в прямом направлении, а переход коллектор-база - в обратном. Поэтому минимальное падение напряжения на регулирующем транзисторе определяется по формуле

кэ,,„„ + икъ

(1)

и составляет величину 0,8-1,5 В. При увеличении нагрззочного тока данного стабилизатора требуется нрименение составного регулирующего транзистора. При этом минимальное падение напряжения

превышает 1,5 В и КПД также уменьшается.

Целью изобретения является повышение КПД нутем снижения падения напряжения на регулирующем транзисторе.

Указанная цель достигается тем, что стабилизатор постоянного напряжения

снабжен двумя усилительными каскадами на транзисторах, причем база транзистора первого уснлительного каскада соединена с выходом дифференциального усилителя постоянного тока, эмиттер - с отрицательным

выходным выводом, а коллектор через резистор - с положительным выходным выводом, а второй усилительный каскад выполнен по схеме составного транзистора на транзисторах разного типа проводимости и

подключен входом i коллектору транзистора первого усилительного каскада, а выходом - к базе регулирующего транзистора. В результате такого соединения переходы коллектор-база н эмиттер-база регзлирующего транзистора смещен-ы в прямом направлении и минимальное напряжение на переходе коллектор-эмиттер регулирующего транзистора определяется по формуле КЭ„„„ /ЭБ- /КБ«0(2) причем ток базы регулирующего транзистора является током эмиттера (коллектора) транзистора второго усилительного каскада. На чертеже представлена принципиальная электрическая схема стабилизатора постоянного напряжения. Транзисторный стабилизатор постоянного напряжения содержит последовательно включенный в выходную щину регулирующий транзистор 1 и дифференциальный усилитель постоянного тока на транзисторах 2, 3, причем вход транзистора 3 соединен с выходом резисторного делителя 4, включенного между выходными выводами; первый усилительный каскад на транзисторе 5, база которого соединена с выходом дифференциального усилителя постоянного тока, эмиттер - с отрицательным выходным выводом, а коллектор через резистор 6 - с положительным выходным выводом; второй усилительный каскад, выполненный по схеме составного транзистора на транзисторах 7 разного типа проводимости с резистором 8 в коллекторной цепи, причем вход второго усилительного каскада подключен к коллектору транзистора 5 первого усилительного каскада, а выход - к базе регулирующего транзистора 1; источник опорного напряжения на стабилитроне 9, нагрузочный резистор 10. Стабилизатор работает следующим образом. Допустим, что входное напряжение стабилизатора постоянного напряжения снижается. При этом в первый момент времени напрялсение на нагрузочном резисторе 10 также снижается, снижается проводимость транзистора З.т,дифференциального усилителя постоянного тока, а проводимость транзистора 2 увеличивается, что сопровождается увеличением проводимости усилительных каскадов, выполненных на транзисторах 5 и 7, и регулирующего транзистора 1. При этом напряжение на выходе схемы возвращается к исходной величине. Транзисторы 1, 2, 3, 5, 7 работают в линейном режиме. Соблюдается условие /г- -5 8 где /Б, /к, Р - соответственно токи базы и коллектора, и коэффициент усиления соответствующих транзисторов 1, 2, 3, 5, 7. При дальнейщем уменьщении входного напряжения ток базы регулирующего транзистора 1 возрастает и вместо условия (3) для регулирующего транзистора 1 выполняется условие г -/К1 где / Б 1 , Р - соответственно токи базы и коллектора, коэффициент усиления регулирующего транзистора 1. При этом второй усилительный каскад переходит из линейного режима в режим насыщения и ток базы /Б, регулирующего транзистора 1 ограничивается только резистором 8. Переход коллектор-база регулирующего транзистора 1 смещается в прямом направлении и падение напряжения на этом переходе компенсирует падение напряжения на переходе эмиттер-база регулирующего транзистора 1. Напряжение f/кЭмин регулирующего транзистора 1, ранее определявщееся по формуле (1), теперь определяется по формуле (2). Поскольку падение напряжения на переходе коллектор-эмиттер регулирующего транзистора 1 резко уменьщается, КПД стабилизатора постоянного напряжения повыщается. Формула изобретения Стабилизатор постоянного напряжения, содержащий включенный последовательно в выходную щину регулирующий транзистор, дифференциальный усилитель постоянного тока, один вход которого соединен с выходом резисторного делителя, включенного между выходными выводами, отличающийся тем, что, с целью повышения КПД путем снижения падения напряжения на регулирующем транзисторе стабилизатора, он снабжен двумя усилительными каскадами на транзисторах, причем база транзистора первого усилительного каскада соединена с выходом дифференциального усилителя постоянного тока, эмиттер - с отрицательным выходным выводом, коллектор через резистор - с положительным выходным выводом, а второй усилительный каскад выполнен по схеме составного транзистора на транзисторах разного типа проводимости и подключен входом к коллектору транзистора первого усилительного каскада, а выходом - к базе регулирующего транзистора.