Элемент памяти Советский патент 1980 года по МПК G11C11/34 G11C11/39 

тельных резисторов 5-9, конденсатора 10 и стабилитрона 11.

Тиристор 1 питается постоянным напряжением от высоковольтного источника питания, положительный полюс которого подключен к клемме 12, а отрицательный полюс заземлен; питание транзисторов осуществляется от низковольтного источника питания, положительный полюс которого подключен к клемме 13, а отрицательный также заземлен. Смещение на базу транзистора подают от источника фиксированного смещения, положительный полюс которого подключен к шине 14, а отрицательный соединен с положительным полюсом низковольтного источника питания. Управляющий импульс подается от шины 15 управляющих сигналов. Резистор 8 в высоковольтной анодной цепи тиристора при открытом состоянии последнего ограничивает в нем ток до величины, во много раз меньшей тока включения тиристора. Резистор 5, соединяющий базу транзистора 2 через разделительный диод 4 с анодом тиристора, ограничивает базовый ток транзистора (ток тиристора в низковольтных цеиях) до величины, также во много раз меньшей тока включения тиристора.

Общий ток, протекающий через тиристор (с учетом тока, отдаваемого в нагрузку, например, газоразрядный индикатор), остается во много раз меньшим тока включения и тока выключения тиристора (рабочая точка тиристора всегда расположена ниже точек, соответствующих току включения и выключения на статической вольтамперной характеристики). Транзистор 3 и конденсатор 10 для надежного запирания тиристора при подаче на базу транзистора управляющего сигнала. Стабилитрон 11 предусмотрен для того, чтобы в исходном состоянии транзистор 3 был закрыт. Напряжение стабилизации стабилитрона должно быть больше напряжения источника, питающего транзистор 2. Это необходимо для того, чтобы в исходном состоянии базовый ток транзистора 2 был равен нулю.

Устройство работает следующим образом.

При подаче управляющего импульса отрицательной нолярности на базу транзистора 2 (шина 15), последний отпирается, по коллекторному сопротивлению (резистор 6) в управляющий электрод тиристора 1 течет ток, который переводит тиристор в открытое проводящее состояние. На аноде тиристора 1 появляется низкий потенциал общего минуса (земли), и через разделительный диод 4 и резистор 5 течет базовый ток транзистора 2, поддерживающий транзистор в открытом проводящем состоянии, а последний удерживает в проводящем состоянии тиристор 1, и при спаде

управляющего сигнала элемент ламяти остается в этом новом, устойчивом для него состоянии (состоянии записанной единицы), когда открыты оба коммутирующих элемента - тиристор 1 и транзистор 2. В

этом состоянии с анода тиристора снимается высокое напряжение и течет малый ток в высокоомную нагрузку элемента, например, газоразрядный индикатор. Транзистор 3 остается в закрытом состоянии, и конденсатор 10 через резистор 9 заряжается. Выключение тиристора осуществляется импульсом положительной полярности, подаваемым на базу транзистора 2 и через стабилитрон 11 на базу транзистора 3. При

этом транзистор 2 запирается и ток управляющего электрода тиристора становится равным нулю. Транзистор 3 открывается, и напряжение конденсатора 10 оказывается приложенным к тиристору в обратном направлении, что приводит к надежному запиранию тиристора.

В элементе памяти амплитуда запирающего сигнала должна быть больше напряжения источника питания транзисторов.

Формула изобретения

Элемент памяти по авт. св. № 268492, отличающийся тем, что, с целью увеличения надежности работы от одного источника уиравляЕощих сигналов, в него введены дополнительный транзистор, конденсатор, стабилитрон и ограничительный резистор, причем коллектор доиолнительного транзистора через ограничительный резистор соедииен с шиной источника низкого напряжения и через конденсатор с анодом тиристора, база - с анодом стабилитрона, катод которого соединен с базой основного транзистора, а эммитер - с общей шиной источников питания высокого и низкого напряжения.

Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР № 268492, кл. G ПС 11/34, 1968.

15 yS..

V 1i