Устройство для сравнения двоичных чисел Советский патент 1980 года по МПК G06F7/04 

I

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при реализации технических средств дискретной автоматики и вычислительных машин.

Известно устройство для сравнения двоичных чисел, содержащее Н -триггеров с входами установки в единичное и нулевое состояния, элементы И, ИЛИ, НЕ, элементы задержки и соответствующие связи между элементами l.

Наиболее близким к предложенному техническим решением является устройство, содержащее регистры сравниваемых чисел, элементы И, ИЛИ, НЕ, причем в каждом разряде устройства прямые выходы соответствующих разрядов первого и второго регистров сравниваемых чисел соединены с первыми входами соответственно первого и второго разрядных элементов И, вторые входы которых подключены к инверсным выходам тех же разрядов соответственно второго и первого регистров сравнивае-

мых чисел, выходы первого и второго разрядных элементов И каждого разряда подключены к входам установки единицы младшего разряда соответственно первого и второго регистров сравниваемых чисел и к входам установки нуля младшего разряда соответственно второго и первого регистров сравниваемых чисел, кроме того, выходы разрядных элементов И подключены к входам элементов ИЛИ,

10 выходы которых через элементы НЕ подключены к входам оконечного элемента И

Недостатком указанных устройств является их сложность.

15

Целью изобретения являетс5я упрощение устройства.

Поставленная цель достигается тем, что в устройстве для сравнения двоичных чисел, содержащем два И -разрядных

20 регистра на триггерах, П поразрядных узлов сравнения, элемент ИЛИ-НЕ, прямой и инверсный выходы триггера каждого i разряда первого регистра, где 1 el,2, соедине с первым и вторым входами -j -го поразрядного узла сравнения соотвегстве1 но, прямой и инверсный выходы каждого i -го тригге ра второго регистра подкл|ючины к треть ему и четвертому входам | i -го поразряд ного узла сравнения соответственно, . пятые входы всех поразрядных узлов сра нения соединены с шиной ринхронизации, а информационные входы регистров под ключены к шинам сравниваемых чисел, первый выход каждого j го .поразрядного узла сравнения ( j .1.,2,..,, ( п-1) соединен с входом установки в единичное состояние триггера (j н-1)-го разряда первого регистра и с входом устаНОНКИ в нулевое состояние триггера { J +1)Го разряда второго регистра, второй выход каждого j-ro поразрядного узла сравнения подключен к входу установки в нулевое состояние триггера { j+l)-ro разряда первого регистра и к входу установки в единичное состояние триггера ( j+l)-ro разряда второго регистра, выходы поразрядного узла сравнения соединены с входами алемента ИЛИ-.1-1Е.; Каждый поразрядный узел сравнения содержит два элемента И, причем первый и второй входы первого элемента И соединены с первым н четвертым входами поразрядного узла сравнения, а выкод первого элемента И подключен к первом выходу поразрядного узла сравнения, первый и второй входы второго элемента И соединены с вторым и третьим входа- ми поразрядного узла сравнения, выход второго элемента И подключен к втором выходу поразрядного узла сравнения, третьк входы первого и второго элемен«тов И соединены между собой и подклю чекы к пятому входу поразрядного узла сравнения. БлоК Схема устройства представлена на чертеже. Устройство содержит регистры 1 н 2, пораз Ьядные узлы сравнения 3 , 32,..., 3„ ,ГкаждыЙ из которых состоит на элементов И 4, S, ачемент ИЛИ-НЕ 6, шины 7, 8 сравниваемых, чисел, шину сннкроннзации 9, выход11ые шины 10, 11, 12. Устройство работает следующим обра зом. После исходной устаноакк сравниваемых чисел по шине синхронизации 9 по- ступает сигнал. Сравнение чисел осущес вляется поразрядно. Допустим, что число 74 , записанное в :)егистр 1, больше числа Б, записанного в регистр 2, и что код чиса А s: 10О, а числа Б ОН. При срав нении на выходе элемента И 4 поразрядного узла сравнения старшего разряда формируется единичный сигнал, который поступает на едтичный и нулевой установочные входы соответственно регистров 1, 2 При этом все разряды регистра 1 после.-, довательно с выходов элементов И 4 поразрядных узлов сравнения устанавливаются в единичное состояние, а все разряды регистра 2 «- в нулевое состояние. На выходе элемента И 4 поразрядного узла сравнения младшего разряда формируется единичный сигнал, указывающий, что А Б. На других двух выходах устройства - нулевые сигналы. Если цифра старшего разряда числа Б, записанного в регистре2 - единица, а цифра старшего разряда числа А, записанного в регистре 1 - нуль, то единичный сигнал формируется на выходе элемента И 5 поразрядного узла сравнения старшего разряда. При этом все разряды регистра 2- последовательно с выходов элементов И 5 гюразрядных узлов сравнения устанавливаются в е.циничное состояние, а все разряды регистра 1 .в нулевое. На выходе элемента И 5 поразрядного узла сравнения младшего разряда формируется единичный сигнал, указывающий, что А Б. На других двух выходах устройства - нулевые сигналы. При равенстве чисел А и Б на выходе всех элементов ИЗ и 4 - нулевые сигналы, а на выходе элемента ИЛИ-НЕ 6 - единичный сигнал, указывающий равенство сравниваемых чисел А и Б. На других двух выходах устройства нулевые сигналы. При использовании изобретения сокращается число элементов на 6-8% по сравнению с прототипом для П . Формула изобретения 1. Устройство для сравнения двоичных чисел, содержащее два -разрядных регистра на трштерах, п -по разрядных узлов сравнения, элемент ИЛИ-НЕ, отличающееся тем, что, с целью упрощения устройства, в нем прямой и инверсный выходы триггера каждого i -го разряда первого регистра, где т 1,2, ... , VI, соединены с первым и вторым входами i го поразряд5ного узла сравнения соответственно, прямой и инверсный выходы каждого 1 -го триггера второго регистра подклю чены к третьему и четвертому вхоаам 1-го поразрядного узла сравнения соот вегственно, пятые входы всех поразрядных узлов сравнения соединены с шиной синхронизации, а информационные входы -регистров подключены к шинам сравниваемых чисел, первый выход каждого j -го поразрядного узла сравнения, где j 1, 2, ... , (h-1), соединен с входом установки в единичное состояние триггера ( j+1)-го разряда первого регистра и с,входом установки в нулевое состояние триггера ()-ro разряда второго регистра, второй выход каждого J -го поразрядного узла сравнения подключен к входу установки в нулевое состояние триггера ( j+1)-го разряда первого регистра и к входу установки в еди ничное состояние триггера ( ;} н-1) разряда второго регистра, выходы h -го поразрядного узла сравнения соединены с входами элемента ИЛИ-НЕ. 746 2. Устройство поп, 1, отлича ю щ е е с я тем, что в нем каждый поразрядный узел сравнения содержит два элемента И, причем первый и второй входы первого элемента И соединены с первым и четвертым входами поразрядного узла сравнения, а выход первого элемента И подключен к первому выходу поразрядного узла сравнения, первый и второй входы второго элемента И соединены с вторым и третьим входами поразрядного узла сравнения, выход :второГо элемента И подключен к второму выходу поразрядного узла сравнения, третьи входы первого и второго элементов И соединены .лежду собой и подключены к пятому вхо-- ду поразрядного узла сравнения. Источники информации, принятые во внимание при экспертизе 1,Авторское свидетельство СССР N9 416688, кл. G 06 F 7/04, 14.08.70. 2.Авторюкое свидетельство СССР N9 565296, кл. G Об F 7/04, ОЗ.06.74 (прототип).