ми дополнительного дешифратора. Выход второй схемы сравнения соединен со вторым входом третьего элемента И, выход которого соединен с первым входом второго элемента ИЛИ, второй вход элемента ИЛИ соединен с выходом четвертого элемента И, а выход - со входом записи ассоциативного накопителя.
На чертеже приведена структурная схема ЗУ.
ЗУ содержит накопитель 1, шифратор 2, регистр адреса 3, числовые шины 4, адресные шины 5, регистр информации 6, генератор синдромов 7, блок контроля четности 8, двухканальные переключатели 9, выходные числовые шины 10, дешифратор 11, дополнительный дешифратор 12, дополнительные двухканальные переключатели 13, сумматоры 14, генератор нулевого синдрома 15, первую схему сравнения 16, вторую схему сравнения 17, ассоциативный накопитель 18, элемент НЕ 19, первый 20, второй 21 и третий 22 и четвертый 23 элементы И, первый 24 и второй 25 элементы ИЛИ.
ЗУ работает следующим образом.
Шифратор 2 преобразует безызбыточный код числа, поступающий по числовым щинам 4, в избыточный код числа, например код Хэмминга, позволяющий исправить однократные и обнаруживать двухкратные ошибки. Запись кода числа в накопитель 1 осуществляется в соответствии кодом адреса Лл поступающим по адресным шинам 5 на регистр адреса 3.
Генератор синдромов 7 формирует синдром S (t кода числа, считанного в момент времени t из накопителя 1. Блок контроля четности 8 осуществляет проверку кода числа по четности.
Ассоциативный накопитель 18 осуществляет запись, хранение, поиск и выдачу синдрома однократной ошибки S(/i), записанного в него при первом обнаружении в момент времени ti однократной ошибки с синдромом 5 (ti) в коде числа, считанном из накопителя 1 на регистр информации 6.
При считывании кода числа по адресу Лл параллельно в накопителе 18 ос ществляется поиск синдрома 5 {ti} с признаком Aff, при обнаружении которого с выхода совпадения накопителя 18 выдается сигнал совпадения, а с информационных выходов - синдром 5 (ti).
Первая схема сравнения 16 осуществляет поразрядное сравнение синдрома S{ti}, с синдромом 5о, формируемым генератором пулевого синдрома 15.
Прохождение синдрома S (/) через дешифратор 11 в случае обнаружения однократной ошибки разрешается сигналом, по- ; ступающим через элемент ИЛИ 24 с элемента И 20 на управляюпщй вход дешифратора 11, и разрешается также в случае обнаружения двухкратной ошибки, при наличин в накопителе 18 синдрома 5 (i) сигналом, поступающим через элемент ИЛИ 24 с элемента И 21. Во втором случае разрешается также прохождение синдрома 5 {/i) через дополнительный дешифратор 12. Во всех остальных случаях дешифраторы И и 12 заблокированы.
Сумматоры 14 в случае обнаружения двухкратной ошибки в считанном коде числа и наличии синдрома S (ti) в накопителе 18 осуществляют суммирование по модулю два синдрома S (t) и 5(/i). Синдром 5 (/), равный S (/)ф5 (ti), поступает далее через дополнительные двухканальные переключатели 13 на дешифратор 11, в то время как синдром 5 (А) поступает на дешифратор 12. Управление режимом работы переключателей 13 осуществляется элементом И 21, который при обнаружении двухкратной ошибки формирует либо сигнал, разрешающий прохождение через переключатели 13 синдром 5 ( (ОФ5 (i), либо сигнал, разрешаюш.ий прохождение синдрома 5 (t).
При обнаружении в считанном коде двухкратной ошибки и наличии в накопителе 18 синдрома S (ti) дешифраторы 11 и 12 расшифровывают соответственно синдромы S--(t)S(t) 0S(/-), и S(ti), и, таким образом, определяют позиции ошибок в коде числа. Исправление ошибок осуществляется путем передачи через переключатели 9 на выходные числовые шины 10 обратного кода числа в позициях, указанных дешифраторами 11 и 12, и прямого кода числа в остальных позициях.
В случае однократной ошибки ее исправление осуществляется после расшифровки дешифратором 11 синдрома однократной ошибки 5 (/). Дешифратор 12, как уже указывалось выше, при этом заблокирован.
Если однократная ощибка по адресу Ллобнарул ена впервые, то синдром S (t) записываемся в накопитель 18, на вход записи которого поступает при этом через элемент ИЛИ 25 и элемент И 23 соответствующий сигнал, являющийся логическим произведением сигнала однократной ошибки, проинвертироваииым элемеитом НЕ 19, и сигнала несовпадения накопителя 18. Запиеь синдрома однократной ошибки 5 (/) в накопитель 18 происходит также в случае несовпадения синдромов S (t) и 5(i). Сигнал записи формируется элементом И 22 и является логическим произведением сигналов несовиадения синдромов 5; (t) и S(ti), вырабатываемым второй схемой сравнения 17, и сигнала совпадения накопителя 18. Кроме перечисленных выше, во всех остальных случаях запись в накопитель 18 синдрома 5 (/) блокируется соответствующими цепями.
При обнаружении двухкратной ошибки в считанном коде числа и отсутствии в накопителе 18 синдрома 5 (/i) с признаком Ллвозникает некорректируемая двухкратная ошибка.
Предложенное ЗУ позволяет с помощью обычного кода Хэмминга, исправляющего однократные и обнаруживающего двухкратные ошибки, корректировать в момент времени / двухкратные ошибки, одна из которых возникала в момент времени и, следовательно, была зафиксирована в накопителе 18 в виде синдрома однократной ошибки 5 (/i) с признаком Лд-. Это позволяет при незначительном увеличении избыточного оборудования примерно в 5 раз увеличить (ио сравнению с прототипом) среднее время наработки на отказ ЗУ емкостью 4 М байта (128 К слов X Х72 разряда), выполненного, наиример, на интегральных микросхемах памяти емкостью 4096 бит с интенсивностью отказов /, , и на 0,04% повысить коэффициент готовности устройства, что позволяет получить не менее 14000 руб. экономии на одно устройство емкостью 4 М байта. Учитывая, что для высокопроизводительных ЭВМ объем оперативпой памяти может достигать 16 М байт, экономический эффект от применеРП1я предлагаемого ЗУ составит 56000 руб., что при выпуске 10 устройств в год позволит получить 560000 руб. экономии.
Формула изобретения
Запоминающее устройство, содержащее накопитель, соединенный через шифратор и регистр адреса соответственно с числовыми и адресными шинами, выходы накопителя через регистр информации подключены к генератору синдромов, блоку контроля четности и двухканальным переключателям, соединенным с выходными числовыми шипами, и дешифратор, соединенный с первыми управляющими входами двхуканальных переключателей, отличающееся тем, что, с целью повышения надежности устройства, оно содержит дополнительные дешифратор и двухкапальные переключатели, сумматоры, генератор нулевого синдрома, две схемы сравиения, ассоциативный накопитель, элемент НЕ, четыре элемента И и два элемента ИЛИ, выходы генератора синдромов соединены с первыми входами схем сравнения, сумматоров, дополнительных двухканальных переключателей и ассоциативного накопителя, вторые входы первой схемы сравнения соединены с генератором нулевого сиидрома, а выход - с первыми входами первого и второго элемеитов И,
прямой выход блока контроля четности соединен со вторым входом первого элемента PI, а обратный выход - со вторым входом второго элемента И, третий вход которого соединен с первым входом третьего элемента И, выходом совпадения ассоциативного накопителя и через элемент НЕ с нервым входом четвертого элемента И, второй вход которого соединен с выходом первого элемента И и первым входом первого элемента ИЛИ, выход которого соединен с управляющим входом дешифратора, а второй вход - с выходом второго элемента И, управляющим входом дополн1 тельного дешифратора и управляюшими входами дополнительных двухканальных переключателей, выходы которых соединены со входами дешифратора, вторые входы - с выходами сумматоров, выходы дополнительного дешифратора соединены со вторыми управляющими входами двзхканальных переключателей, адресные входы ассоциативного накопителя соединены с выходами регистра адреса, информационные выходы - со вторыми входами второй схемы сравнения, вторыми входами сумматоров и входами дополнительного дешифратора, выход второй схемы сравнения соединен со вторым входом третьего элемента И, выход которого соединен с первым входом элемента ИЛИ,
второй вход элемента ИЛИ соединен с выходом четвертого элемента И, а выход - со входом записи ассоциативного накопителя.
Источники информации,
прппятые во внимание при экспертизе
1.Патент США Л 3814921, кл. 235- 153АМ, опубл. 1974.
2.Патент США № 3906200, кл. 235- 153АЛ1, обул. 1975 (прототпп).
название | год | авторы | номер документа |
---|---|---|---|
Запоминающее устройство | 1979 |
|
SU873276A1 |
Запоминающее устройство с самоконтролем | 1982 |
|
SU1037342A1 |
Динамическое запоминающее устройство | 1977 |
|
SU701354A1 |
Динамическое запоминающее устройство | 1977 |
|
SU693853A1 |
Запоминающее устройство с обнаружением и коррекцией ошибок | 1983 |
|
SU1138836A1 |
Запоминающее устройство с коррекцией ошибок | 1983 |
|
SU1111205A1 |
Устройство для обнаружения и ис-пРАВлЕНия ОшибОК B блОКАХ ВычиСли-ТЕльНОй МАшиНы | 1979 |
|
SU840912A1 |
Запоминающее устройство | 1976 |
|
SU705901A1 |
Запоминающее устройство с автономным контролем | 1990 |
|
SU1785040A1 |
Запоминающее устройство с коррекцией ошибок | 1986 |
|
SU1374286A1 |
Авторы
Даты
1980-10-07—Публикация
1978-11-30—Подача