Ждущий мультивибратор Советский патент 1980 года по МПК H03K3/281 

(54) ЖДУЩИЙ МУЛЬТИВИБРАТОР

1

,Изобретение относится к импулЬсноП технике и может быть использовано в радиотехнических устройствах и системах автоматики.

В настоящее время известно большое количество различных ждущих уст,ройств формирования импульсов, выполненных на транзисторной элементной базе, к которым относятся ждущие мультивибраторы, одновибраторы, ждудае блОКИнг-генераторы и т.д.

В то же время различных ждущих устройств формирования импульсов, подстроенных на интегральных микросхемах (ИМС), для решения многообразных технических задач имеется сравнительно Небольшое количество, что характерно для начального периода освоения новой элементной базы. Каждое новое поколение элеМе нтной базы, по сравнению с предыдущим, имеет более высокие технические характеристики и обладает только им присущими новыми специфическими свойствами. Поэтому для построения ждущих релаксаторов на НМС требуются новые технические решения.

Известен ждуищй мультивибратор, выполненный на двух логических элементах НЕ-И, который имеет большую стабильность длительности выходного сигнала по сравнению с классической схемой мультивибратора f . В отличие от классической схемы в предложенном мультивибраторе времязада щая ячейка состоит из конденсатора, включенного между выходом мультивибратора и вторым входом входного логического элемента, а также из последовательно соединенных полупроводникового диода и резистора, которые включены между выходом и вторым входом этого элемента (анод полупроводникового диода подключен ко входу). Указанное включение времязадающей ячейки дает возможность производить возврат мультивибратора в исходное состояние на линейной части экспонента, в то время как в классической схеме возврат происходит на пологом участке эксйокгенциально изменяющегося напряжения, снимаемого с времязадающей ячейки. Этот ждущий мультивибратор имеет высокую стабильность длительности выходного сигнала в случае, когда период запускающих импульсов значительно больше длительности формируемого выходного импульса. Однако, если на вход ждущего мультивибр-атора поступают запускающие импульсы, период которых меньше длительности формируемого сигнала, то часть из них будет совпадать по времени с процессом восстановления устройства, поэтому конденсатор времяэадающей цепи не успевает разряжать ся до нуля. В этом случае на выходе устройства формируется укороченный по длительности импульс или вообще его не будет, так как схема генератора может не сработать. Известен ждущий мультивибратор, содержащий два логических элемента И-НЕ, RS-триггер и времязадающую .RC-цепь 23 . Данный мультивибратор имеет недостаточную стабильность длительности выходных импульсов. Когда на вход устройства поступают запускакидие импульсы с периодом повторения меньше длительности его выходного сигнгша, то часть импульсов будет по времени совпадать с процессом его восстановления, в течение которого отсутствует защита устройства. Цель изобретения - стабилизгщия длительности выходных импульсов и ра ширение функциональных возможностей мультивибратора. Указанная.цель достигается тем, что в ждущий мультивибратор, содержащий два логических элемента И-НЕ, RS-триггер и времяЗс1дающую RC-цепь, включенную между входом первого логи ческого элемента И-НЕ, второй вход которого подключен к входной шине и выходом второго логического элемента НЕ-ИЛИ, S-вход RS-триггера соединен с входной шиной, а R-вход соединен с выходом первого логического элемен та И-НЕ, введены интегрирующая RCцепь и Диод, причем выход RS-триггер подключен к одной общей точке параллельно включенных диода и резистора интегрирующей RC-цепи, вторая общая точка которых подключена ко входу вт рого логического элемента И-НЕ и к одной обкладке конденсатора интегрирующей RC-цепи, вторая обкладка кото рого соединена с общей щиной. На чертеже представлена принципи альная электрическая схема устройст ва. Устройство содержит два логических элемента И-НЕ 1 и 2, триггер 3, времязадающую RC-цепь, состоящую из конденсатора 4 и резистора 5. Кроме того, устройство включает в себя ин тегрирукяцую цепь, в которую входит резистор 6 и конденсатор 7 и диодны элемент 8 разряда. Входом устройства является один из входов логического элемента 1, с диненный с входом установки триггер 3 в единичное состояние, вход устан ки триггера 3 в нулевое состояние п ключен к выходу логического элемент , Другой вход логического элемента соединен через конденсатор 4 времяадающей цепи с выходом второго логиеского элемента 2, являющегося выхоом устройства, который также связан одним из выводов резистора 5 времязадающей цепи, а второй вывод егЪ соединен с общей шиной устройства. Выход триггера 3 подключен к одному выводу резистора б интегрирующей цепи, второй вывод которого связан с входом логического элемента 2 и с одним из выводов конденсатора 7 интегрирующей цепи, второй вывод конденсатора 7 соединен с общей шиной устройства. Диодный элемент 8 разряда подключен параллельно резистору 6. Ждущий мультивибратор работает следующим образом. В исходном состоянии на входах логического элемента 1 поддерживаются потенциалы, соответствующие уровню логической единицы. На выходе логического элемента 1 устанавливается О. Триггер 3.устанавливается в нулевое состояние, соответственно на входе логического элемента И-НЕ 2 присутствует запрещающий потенциал О, что исключает срабатывание ждущего мультивибратора от высокочастотных помех, амплитуда которых не достигает порогового уровня логических элементов. Так как триггер 3 переключается в нулевое состояние, то конденсатор 7 разряжен через прямое сопротивление диодного элемента 8 и открытое плечо триггера 3 потенциал которого равен нулю. На выходе логического элемента 2 будет высокий потенциал, соответствующий уровню логической 1. Кон- денсатор 4 времязадающей ЯС-цепи заряжен через выход логического элемёнта 2 и резистор 5. Поступающий на вход ждущего мультивибратора запускающий импульс отрицательной полярности (логический .О) воздействует одновременно на логический элемент 1 и на триггер 3. На выходе логического элемента 1 на время длительности запускающего импульса устанавливается логическая 1. Триггер 3 переключается в единичное состояние, в результате на обоих входах логических элементов, 2 присутствует разрешающий потенциал (логическая 1) и начинается быстрый процесс заряда конденсатора 7 интегрирующей цепи через закрытое плечо триггера 3 и сопротивление резистора. Так как конденсатор 7 не может зарядиться мгновенно, а время заряда его пропорционально величине емкости конденсатора 7 и сопротивлению резистора 6, то установление логической 1 на входах логического элемента 2 происходит с некоторой задержкой, равной по величине постоянной йремени. заряда интегрирующей цепи

Таким образом, после заряда конденсатора 4 времязадакдтдей цепи, даетдя ещ дополнительное время на окончание переходных процессов в схеме устройс ва, которое определяется величиной постоянной времени заряда интегрирующей цепи. Когда положительный потенциал на входе логического элемента 2 .достигает порогового значений, тогда элемент открывается и на его :выходе устанавливается нулевой потенциал Заряженный в исходном состоянии конденсатор 4 времязадающей цепи начинает разряжаться через резийтор 5 и открытый элемент 2. За время разряда конденсатора 4 производится формирование длительности выходного импульса ждущего мультивибратора и на это время на входе логического элемента 1, связанного с времязадающей ячейкой, поддерживается отрицательный потенциал. По мере разряда конденсатора 4 разрядный ток, протекающий через резистор 5, начинает уменьшаться, а потенциал резистора 5 повышается за счет вытекающего тока из элемента 1. По мере возрастания положительного потенциаша на резисторе 5, т.е. на входе логического элемента 1 и когда он достигает порогового значения, ждущий мультивибратор скачком возвращается в исходное состояние. На выходе логического элемента 1 устанавливается О, триггер 3 перебрасывается в нулевое состояние..

Однако нулевое состояние с выхода триггера 3 передается на вход логического элемента 2 с небольшой задержкой порядка 3-5 десятых микросекунды, равной величине разряда постоянной времени интегрирующей цепи, так как конденсатор 7 был заряжен ранее положительным потенциалом от. источника питания микросхем. Разряд конденсатора 7 производится через прямое сЬпротивление диодного элемента 8 и открытое плечо триггера 3, так как величина сопротивления резистора 6 на много больше, чем прямое сопротивление диодного элемента 8. Следовательно, после разряда конденсатора 4 времязадакяцей цепи, дается еще дополнительное время на окончание переходных процессов в схеме устройства, которое определяется величиной постоянной времени разряда интегрирующей цепи. По мере разряда конденсатора 7 потенциал резистора 6 на входе логического элемента 2 понижается, когда он достигает порогрвого значения, тогда логический эле.мент 2 изменяет свое состояние на ; выходе скачком с О на 1. Снова начинается процесс заряда конденсатора 4 через логический элемент 2 и резистор 5. Так осуществляется генерация прямоугольных импульсов ждущим мультивибратором. При установке запрещающего потенциала О на входе

логического элемента 2, этим исключается .запуск ящущего мультивибратора от высокочастотных помех, амплитуда которых не достигает порогового уровня логических элементов. Помехоустойчивость яодущего мультивибратора определяется помехоустойчивостью триггера 3, поэтому замена триггера, выполненного на логических элементах И-НЕ, на триггер RCтипа, имеющего более высокие уровни

O срабатывания, позволяет увеличить помехоустойчивость устройства в целом.

В течение времени разряда времязадакадей КС-цепи формируется дли5тельность выходного импульса, на это время на вход логического элемента 1 подается отрицательный потенциал. Поэтому приходящие запускающие импульсы отрицательной полярности, ког0да их период меньше длительности выходного сигнала, то определенное из которых совпадает по времени с процессом формирования выходного импульса, не могут нарушить работу ждущего мультивибратора.

5

Формирование паузы между импульсами и переднего фронта выходного сип.нала производится с задержкой, равной постоянной времени заряда интегрирующей цепи, что необходимо для полного

0 установления переходных процессов, связанных с зарядом времязадающей цепи, формирование заднего фронта выходного сигнала; и начала паузы производится с задержкой, равной пос

5 тоянной времени разряда интегрирующей цепи для того, чтобы закончился переходный процесс в схеме устройствасвязанный с разрядом времязадающей цепи. При поступлении на вход ждуще0го мультивибратора запускающих импульсов с периодом следования меньшим, чем длительность выходного сигнала, часть из этих импульсов совпадает по времени с процессом формирования переднего и заднего фронтов .выходного

5 импульса. Так как заряд и разряд времязадакицего конденсатора производится rio времени больше на величину постоянных времени заряда и разряда интёг{эирующей цепи до полного окончания

0 переходного процесса в схеме устройства, поэтом исключается подзаряд хронирующего конденсатора 4 запускгиощими импульсами, потому что области зон переходных процессов при фор5мировании выходного импульса защищены. Таким образом, на выходе ждущего мультивибратора формируются стабильные по длительности импульсы, длительность которых не зависит от потока запускающих импульсов. Дли0тельность выходных импульсов кодущего мультивибратора определяется не только параметрами постоянной времени времязадающей цепи, а также и ве- личиной постоянных времени заряда и

5

разряда интегрирующей цепи. Следовательно, время переходного процесса в предлагаемом устройстве входит в длительность формируемых импульсов, в отличие от классических схем, благодаря этому представляется возможность в 2 раза сократить время восстановления устройства вцёлЪм. Так как цепи заряда и разряда интегрирующей цепи различны, то изменяя величину сопротивления резистора б можно изменять интервал паузы между выходными импульсами, когда на вход устройства поступает поток импульсов от нескольких источников.

Формула изобретения

Ждущий мультивибратор, содержащий два логических элемента И-HE RS-триггер и времязадающую RC-цепь, рключенную между входом первого логического элемента И-НЕ, второй вход которого подключен к входной шине и

8

выходом второго логического элемента НЕ-ИЛИ, S-вход аз-триггера соединен с входной шиной, а R-вход соединен с выходом первого логического элемента И-НЕ, отличающийся тем, что, с целью стабилизации длительности выходных импульсов и рАсширения функциональных возможностей, в него введены интегрирующая RC-цепь и диод,причем выход RS-триггера подключен к одной общей точке параллельно включенных диода и резистора интегрирующей RС-цепи, вторая общая точка которых подключена ко входу второго логического элемента И-НЕ, и к одной об.кладке конденсатора интегрирующей RC-цепи, вторая обкладка которого соединена с общей шиной.

Источники информации, принятые во внимание при экспертизе 0 1- Авторское свидетельство СССР 465717, кл. И 03 К 1/00, 14.07.72.

2. Патент Японии 51-15606 98(5), с.111. 10.05.72.

U

V BujoS