Амплитудно-дифференциальный детектор Советский патент 1981 года по МПК G05B1/01 G01R19/10 

1

Изобретение относится к электроизмерительной технике и может быть реализовано в приборах допускового контроля параметров комплексных сопротивлений, мостах и компенсаторах переменного тока.

Известен амплитудно-дифференциальный детектор, содержащий в каждом из каналов сравниваемых сигналов согласующее устройство, соединенное параллельно через усилитель-ограничитель и пороговый элемент соответственно с прямым и инверсным входами соответствующего элемента Запрет, выход которого подключен к одному из входов индикатора соотношения временных интервалов, выход которого подключен к сигнальному входу ключа, управляющий вход ключа соединен с выходом четырехвходовой схемы совпадения, входы которого подключены к выходам усилителей-ограничителей и пороговых схем 1 .

Однако сигнал на выходе данного детектора зависит не только от со- . отношения амплитуд сравниваемых гармонических сигналов, но и от величин амплитуд, а также от фазовых сдвигов между сравниваегуими сигналами. При фазовых сдвигах между гармоническии Uj 3 пределах

ми сигналами Щ 5Гп-.Ч агссо5-У5- VJO arc

arccos

, -где ио оро говый у

arcs

вень, устройство вообще неработоспособно. Кроме того, указанный детектор позволяет сравнивать по амплитуде гармонические сигналы только одинаковой частоты.

Известен амплитудно-дифференци0альный детектор, содержащий два согласующих устройства, выход одного из которых соединен с ,амплитудным преобразователем, и интегратор 2 .

Однако известное устройство поз5воляет сравнивать по амплитуде гармонические сигналы только одинаковой частоты. Кроме того, указанный детектор обладает низкой точностью. Обусловленной гистерезисом компара0торов .

Цель изобретения - расширение функциональных возможностей и повышение точности сравнения двух гармонических сигналов по амплитуде.

5

Указанная цель достигается тем, что в :известный сц шлитудно-дифференциальный детектор, содержащий два согласующих устройства, выход одного из которых соединен с ампли0тудным преобразователем, и интегратор, введены три форглирователя импульсов г .четыре триггера. Элемент И два элемента Запрет и блок масштаба, причем первые входы первого и второго формирователей импульсов подключены к выходам соответствующих согласующих устройств ., вторые входы подсоединены к выходу амплитудного преобразователя, а первые и вторые выходы соединены с первыми и вторыми входами соответственно;-первого и второго триггеров, выход пер вого триггера подключен к прямому входу первогоэлемента Запрет и од ному из входов третьего триггера, выход которого подсоединен к одному из входов элемента И и инверсному входу первого элемента Запрет, выход которого через блок масштаба сое динен с одним из входов интегратора, управляющий вход блока масштаба под ключен к шине задания.коэффициента передачи, выход второго триггера подсоединен к прямому входу второго элемента Запреэг и одному из входов четвертого триггера, второй вход которого соединен со вторым входом третьего триггера и миной установки нуля, а выход подключен ко второму входу элемента И и инверсному входу второго элемента Запрет, выход которого подсоединен ко второму входу интегратора, выкод элемента И. через третий формирова.тель импульсов соединен с управляюцщм входом интегратора . На фиг, 1 изображена блок-схема амплитудно-дифференциального детектора, на фиг. 2 временные диаграммы, поясняющие его работу. Аамгтитудно-дифференциальный детектор содержит согласуюадае устройства 1 и 2, амплитудный преобразователь 3, формирователь 4 и 5 импульсов, триггеры 6,7,9 и 10, элемен ты 11 и 13 Запрет, элемент И 12, шину 8 установки нуля, блок 14 масштаба, шину 15 задания коэффициента передачи, третий формирователь 16 импульсов, интегратор 17. Выход интегратора является выходом устройств Гармонический сигнал U. (фиг. 2а) через согласующее устройство 1 поступает одновременно на один извходрв формирователя 4 импульсов и на амплитудного преобразователя 3 свйхода котррого сигнал Ug (фиг.2э) уровень которого пропорционален амплитуде сигнала с коэффициентом про.порциональности меньше 1 (в примере на фиг. 2 коэффициент пропорциональности раден О,-5) , подается одновре/г менно на в.торые входы формирователей 4 и 5 импульсов. Гармонический сигна U-j (фиг. 2а), частота f которого на пример в 1,5 раза больше частоты f сигнала 1) , через согласующее устро |СТво 2 поступает на первый вход фор мирователя 5 импульсов, Импульсы с первого, и второго выходов формирователя 4 импульсов (фиг. 2 Ь,с) и с первого и второго выходов формирователя 5 импульсов (фиг. 2 d,e), сформированные в моменты переходов соответствующих входных сигналов.U и U иерез уровень U, соответственно с минуса на плюс и с плюса на минус, подаются на соответствующие входы триггеров 6 и 7. В момент поступления первого импульса (фиг.2Ь) с первого выхода формирователя 4 импульсов триггер 6 перебрасывается, а с приходом следующего импульса(фиг.2с) со второго выхода того же формирователя импульсов он перебрасыв.ается в первоначальное состояние. Сигнал (фиг. 2f) с выхода триггера б подается на прямой вход элемента 11 Запрет и на первый вход триггера 9, перебрасывая его в единичное состояние, и сигнал (фиг.2д) с его выхода подается одновременно на инверсный вход элемента 11 Запрет и на один из входов элемента И 12. Триггер 7 перебрасывается в момент поступления первого импульса (фиг. 2d) с первого выхода формирователя 5 импульсов, а с приходом следующего за ним импульса (фиг.2е) со второго выхода того же формирователя импульсов - перебрасывается в первоначальное состояние. Сигнал (фиг. 2h) с вЕлхода .триггера 7 подается на прямой вход элемента 13 Запрет и на первый вход триггера 10, перебрасывая его в единичное состояние,, и сигнал (фиг. 21) с его выхода подается на второй вход элемента И 12 и на инверсный вход элемента 13 Запрет.В результате,с выхода элемента 11 Запрет на блок 14 масштаба и с выхода элемента 13 Запрет на один из входов интегратора подается только по одному импульсу(фиг.2 (фиг. 2j,k) с длительностями, равными временным интервалам, начала которых совпадают с точками переходов через уровень Ugc минуса на плюс, а концы - с точками переходов с плюса на минус сигналов, U и и соответстзенно. С шины 15 задания коэффициента передачи на управляющий вход блока 14 масштаба подается сигнал, задающий коэффициент передачи и равный отношению , где f и f,частоты первого и второго сравниваемых гармонических сигналов. с выхода блока масштаба сигнал (фиг. 2 Е) с измененной амплитудой подается на второй вход интегратора 17. Сигнал (фиг. 2т) с выхода элемента И 12 поступает на вход формирователя 16 импульсов, с выхода которого импульс (фиг. 2п), сформированный в момент перехода входного сигнала с низкого уровня на высокий, подается на управляющий вход интегратора 17. в этот момент полярность и величина сигнала (фиг, 2о) на выходе интегратора несет однозначную информацию о соотношении амплитуд гармонических сигналов 1) и Использование предлагаемого ампли тудно дифференциального детектора по воляет сравнивать по амплитуде гармонические сигналы, имеющие разные частоты, с высокой точностью. Формула изобретения Амплитудно-дифференциальный детектор, содержащий два согласующих устройства, выход одного из которых соединен с., амплитудным преобр азоватвлем,и интегратор, о т ли ч а ющ и и с я тем, что, с целью расширения функциональных возможностей и повышения точности, в него введены три формирователя импульсов, четыре триггера, элемент И, два элемента Запрет -и блок масштаба, при V, чем первые входы первого и второго формирователей импульсов подключены к выходам соответствующих согласуюг щих устройств, вторые входы подсоединены к выходу амплитудного преобразователя, а первые и вторые выходы соединены с первыми и вторыми входа ми соответственно первого и второго триггеров, выход первого триггера подключен к прямому входу первого элемента Запрет и одному из входов третьего триггера, выход которого подсоединен к одному из входов элемента И и инверсному входу первого элемента Запрет, выход которого через блок масштаба соединен с одним из входов интегратора, управляющий вход блока масштаба подключен к шине задания коэффициента передачи выход второго триггера подсоединен к прямому входу второго элемента Запрет и одному из входов четвертого триггера, второй вход которого соединен со вторым входом третьего триггера и шиной установки нуля, а выход подключен ко второму входу элемента И и инверсному входу второго элемента Запрет, выход которого подсоединен ко второму входу интегратора, выход элемента И через третий формирователь импульсов соединен с Яправляклцим входом интегратора. ИстЬчники информации/ принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 356573, кл. Q 01 R 19/10, 25.03.71. 2.Авторское свидетельство СССР по заявке 24677/55/18-21, кл. S 01 R 17/00, G, 01 R 19/10, 29.03.77.

V к «

-А ; . ,

798687