Программируемый высоковольтный стабилизатор постоянного напряжения Советский патент 1981 года по МПК G05F1/56 

(54) ПЮГРАММИРУЕМЫЙ ВЫСОКОВОЛЬТНЫЙ СТАБИЛИЗАТОР ПОСТОЯННОГО НАПРЯЖЕНИЯ

Изобретение относится к электротехнике, в частности к стабилизированным источникам питания и может быть использовано в приборах для проверки цифровых вольтметров, а также в устройствах электропитания рарюаппаратуры Известны высоковольтные стабилизаторы напряжения на транзисторах, содержащие сравнивающий узел, усилитель ошибки в цепи обратной связи и регулирующий элемент из последовательно включенных транзисторов Для обеспечения линейной работы всех транзисторов регулирующего элемента и равномерного распределения на них входного напряжения, базы транзисторов подключены к делителю напряжения, включенному параллельно регулирующего элементу. Делитель рассчитывае ся таким образом, чтобы в режиме минимального входного и максимального выходного напряжения стабилизатора ток, протекающий через него, был нa 1нoгo больше максимального тока базы последовательно включенных регулирующих транзисторов 1J, Недостатками этих стабилизаторов являются низкий коэффициент полезного действия из-за работы последовательно включенных транзисто )ров регулирующего элемента в линейном резкиме и большой Л1ощности, рассеиваемой в делителе питания базовых цепей регулирующих транзисторов; низкая надежность из-за большего количества транзисторов в регулирующем элементе и неравномерности распределения напряжения между ними при изменении в широком диапазоне токов нагрузки и выходного напряжения стабилизатора; узкий диапазон токов нагрузки из-за шунтирования регулирующего элемента делителем. Известен стабилизатор, напряжения на транзисторах, который содержит сравнивающий узел, усилитель ощибки в цепи обратной связи, регу лирующий элемент из трех последовательно включенных транзисторов и дополнительный источник питания базовых цепей регул1фующих транзисторов 2, В этом стабилизаторе токи баз регулирующих транзисторов протекают каждый по своей цепи и не влияют друг на друга, что позволяет более точно распределить .входное напряжение на регулирующих транзисторах. Кроме того, подобная схема позволяет несколько увеличить КПД стабилизатора при уменьшении входного напряжения, так как регулирующие транзисторы, начиная с первого от выпрямителя, будут по очереди входить в режим насыщения. При изменении выходного напряжения от нуля до максимального значения в широком диапазоне токов нагрузки коэффициент полезного действия стабилизатора будет низок из-за того, что величина напряжения дополнительного истошика фактически будет равна величине основного источника и вся мощность, при минимальном выходном напряжении стабилизатора, будет рассеиваться на регулирующих транзисторах или стабилитронах, включенных параллельно им. Наиболее близким по технической сущности к предлагаемому является программируемый высоковольтный стабилизатор постоянного напр жения, содержащий регулирующий транзистор, эмиттер которого подключен к одной из выходных клемм стабилизатора, и цепь обратной связи, состоящую из сравнивающего узла и усилителя сигнала рассогласования, причем вхо сравнивающего узла подключен к выходным выводам стабилизатора, а выход - ко входу усилителя сигнала рассогласования, выходом соединенного с базой регулирующего транзисто ра 3. Недостатками известного стабилизатора явл ются низкое быстродействие при переходе от максимального выходного напряжения стабили затора к нулевому из-за разряда фильтрующей емкости через транзисторный регулирующий элемент, а точнее через защитный стабилитрон, обязательно включенный параллельно транзистору, и нагрузку. Таким образом, на нагрузке будет присутствовать излишнее напряжение в течение времени разряда фильтрующего конденсатора через сопротивление нагрузки. При минимальном напряжении на выходе стабилизатора, ток нагрузки от высоковольтного вып мителя проходит через стабилитроны и вся избыточная мощность рассеивается на всех стабилитронах и КПД устройства получается сравнительно низким. Цель изобретения - увеличение быстродействия и повышение КПД программируемог высоковольтного стабилизатора постоянного напряжения. Поставленная цель достигается тем, что в программируемый высоковольтный стабилизатор постоянного напряжения введено N последовательно соединенных управляемых источийков напряжения, включенных между второй в ходной клеммой стабилизатора и одним из вы водов для подключения источника входного питающего напряжения, а другой вывод для подключения этого же источника соединен с коллектором регулирующего транзистора, при этом каждый из указанных управляемых источников напряжения состоит из параллельно включенных резист а, диода, включенного в прямом с током нагрузки направлении, и выпрямителя с последовательно соединенным транзистором, базой, подключенным через вновь введенный пороговый элемент к эмиттеру предьщущего транзистора, начиная с регулирующего. На чертеже представлена функциональная схема программируемого высоковольтного стабилизатора постоянного напряжения. . Стабилизатор содержит сравнивающий узел 1, состоящий из программируемого источника опорного напряжения и делителя напряжения. Сравнивающий узел включен между выходными клеммами стабилизатора. Усилитель сигнала рассогласования 2 в цепи обратной связи, вход которого подключен к сравнивающему узлу 1, а выход - к базе регулирующего транзистора 3, эмиттер которого соединен с одной из выходных клемм стабилизатора. К коллектору регулирующего транзистора 3 подключен вывод для подключения источника 4 входного питающего напряжения, а между вторым его выводом и другой выходной клеммрй стабилизатора включено N последовательно соединенных управляемых источников напряжения, каждый из которых состоит из параллельно включенных транзистора 5 ... 5 с последовательно включенным выпрямителем 6...6|, резистора 7...7j| , и диода 8...8jvj, включенного в прямом с током нагрузки направлении, а базы транзисторов 5...5|j через пороговый элемент 9...9ц соединены с эмиттером предыдущего транзистора, начиная от регулирующего транзистора. Стабилизатор работает следующим образом. При увеличении сигнала с перестраиваемого источника onojfeoro напряжения сравнивающего узла 1, усиливаемого усилителем 2, регулирую-, щий транзистор 3 открывается и выходное напряжение стабилизатора увеличивается.Ток нагрузки от положительного полюса источника 4 через регулирующий транзистор 3, нагрузку, подключаемую к выходным клеммам стабилизатора и диоды 8...8 и замыкается иа отрицательный полюс источника 4. При этом все транзисторы 5...5щ закрыты. По мере открывания регулирующего транзистора 3 увеличивается напряжение на пороговом элементе 9. При достижении- порога открытия, транзистор 5 открывается и к выходному напряжению стабилизатора добавляется напряжение от выпрямителя 6, при этом регулирующий транзистор 3 может быть полностью открыт, а регулировку и стабилизацию выходного напряжения осуществляет транзис тор 5. Таким образом, при регулировании I уровня сигнала с перестраиваемого источника опорного напряжения меняется выходное напр жение стабилизатора путем последовательного подключения или отключения выпрямителей 6..., через транзисторы 5...5|, один из которых находится в линейном регулирующем режиме, предыдущий в открытом состоянии, а последующий в закрытом. Наибольшую мощность рассеивает только один из всех N транзисторов, так как мощности на открытых и закрытых транзисторах незначительны, что позволяет увеличить КПД высоковольтного источника. Быстродействие подключения источников определяется временем включения и отключения транзисторов 5...5. . Резисторы служат для обеспечения активного режима транзисторов 5...5 , что обеспечивает их рабо тоспособность при нулевой нагрузке. Предлагаемая схема последовательного подключения нескольких источников напряжения выгодно отличает программируемый высоковольтный стабилизатор постоянного напряжения от известного резким увеличением быстродействия высоковольтного стабилизатора и повышением его КПД. Перечислеиные вьпие преимущества позволяют расширить сферу применения высоковольтиого стабилизатора и использовать его не только для программируемых приборов, но и для построения высоковольтных стабилизаторов с использованием низковольтных злементов в различных областях электро- и радиотехники. Формула изобретения Программируемый высоковольтный стабили затор постоянного напряжения, содержащий ре- )6 гулирующий транзистор, эмиттер которого подключен к одной из выходных клемм стабилизатора, и цепь обратной связи, состоящую из сравнивающего узла н усилителя сигнала рассогласования, причем вход сравнивающего узла подключен к выходным выводам стабилизатора, а выход ко входу усилителя сигнала рассогласования, выходом соединенного с базой регулирующего транзистора,о т л и ч а ющ и и с я тем, что, с целью повышения быстродействия и КПД стабилизатора, в него введено N последовательно соединенных управляемых источников напряжения, включенных между второй выходаой клеммой стабилизатора и одним из выводов для подключения источника входного питающего напряжения, а другой вывод для подключения зтого же источника соединен с коллектором регулирующего транзистора, при зтом каждый из указанных управляемых источников напряжения состоит из параллельно включенных резистора, диода, включенного в прямом с током нагрузки направлении, и выпрямителя с последовательно соединенным транзистором, базой, подключенным через вновь введенный пороговый злемент к змиттеру предыдущего транзистора, К чиная с регулирующего. Источники информации, принятые во внимание при экспертизе 1.Источннки электропитания на полупроводниковых приборах. Проектирование и расчет. Под ред. Додика С. Д. и Гальперина Е. И. М., Сов.радио, 1969, с. 347. 2. Обмен опытом в радиопромышленности, 1976, N 1, с. 50. 3.Авторское свидетельство СССР М 610090, кл. G 05 F 1/56, 1978.