Запоминающее устройство Советский патент 1981 года по МПК G11C11/00 

(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике, конкоетно к запоминающим vcTDOЙcтвaм. Известно запоминлющее устройство, содепжашее оперативный накопитель, вхолной регистр адпеса и блок корпек ции одиночных ошибок С1. Наиболее близким техническим решением к предлагаемому является запоминающее устройство, содержащее оперативный накопитель, соединенный с адресными входами ассоциятивного накопителя и через регистр адреса с адресными шинами, входы оперативного накопителя подключены к соответствукицим входам регистра информации, выходы которого подключены к генератору синдромов и пвухканалкным переключателям, соединещп 1М с выходными числовыми шинами, выходы генератора синдромов соединены с соответствуюЕЦими входами дешифратора выходы которого соединены с управляющими входами двухканяльных перекл чателей, вшфратор и входные числовые шины 2. Недостатком известных запоминяющих УСТРОЙСТВ является их низкая надежность. Цель изобретения - повышение надежности устройства. Поставленная цель достигается тем, что запоминающее устройство содержит дополнительные двухканашьные педеключатели и дешифратор, сумматоры, два элемента ИЛИ, элемент И, пои этом соответствуюшие выходы ассоциативного накопителя соединены со входами генератора синдромов, вторы. ми управлякодими входами двухканальных переключателей с соответствующими входами дополнительного дешибратора и с управляющими входами сумматоров, первые входы которых соединень с выходами шиАраторя, вторые входы - с выходом ассоциативного накопителя, а выходы - со входами первого элемента ИЛИ, выходы которого соединены

со входом ассоциативного нако пйтеля и с управляющими входами дополнительнь1Х двухканальных пе реключатегтей, входы которых соединен с выходами шифратора, а выходы - со входами оперативного накопителя, входы ассоциативного някопителя соединены с выходами генератова синдоо мов и выходом второго элемента ИЛИ, входы которого соединены с выходами элементов И, первые входы КОТОРЫХ соединены с выходами дептфратооа, а вторые входы - с прямыми выходами регистра ниАормации, адресньш входа ассоциативного накопителя соеда нены с выходами регистра адоеса.

На чертеже приведена блок-схема запоминающего устройства.

Запоминающее УСТРОЙСТВО содержит оперативный накопитель 1, ассоциативный накопитель 2, регистр 3 адре- са, адресные шины 4, регистр 5 информации, генератор 6 синдромов, двухканальные переключатели 7, выходные числовые шины 8, дешифратор 9, шифратор 10, входные числовые шины 11, дополнительные двухканальные переключатели 1.2, дополнительный дешифратор 13, сумматоры 14, первый элемент ИЛИ 15t второй элемент ЖГИ 16, элементы И 17.

Запоминающее устройство оаботает следующим образом.

Цифратор 10 преобразует безызбыточный код числа, поступаюший по входным числовым шинам 11, в избыточный код числа, например, код Хэмминга, позволяющий исправить однократные ошибки. Генератор синдромов 6 формирует синдром (j равен номеру разряда, в КОТОРОМ произошла ошибка) кода числа, считанного из оперативного накопителя 1 по адресу А. Особенностью оперативного накопителя является то, что. возникающие в нем отказы являются константными, вследствие чего считываемая по адресу А из j-го отказавшегося разряда информация всегда равна либо логическому О,либо логической , в зависимости от характера возникшей неисправности. В результате, если записываемая в j-ый разряд по адресу А информация совпадает с 1, то при считывании кода числа по этому адресу в нем не возникабт однократной ошибки, т.е. S,-j 0. Если , то в считанном коде числа возникает однократная

73276 4

ошибка, т.е. , 5 0. Расшифро: ванное дешифратором 9 значение синдрома определяет позицию одиночной ошибки в считанном коде числа, 5 исправление которой осуществляется путем передачи через двухканальные переключатели 7 обратного кода числа в позиции, указанной дешифратором 9, который дополнительно оазрешает 10 прохождение через выбранный им элемент И I7 и далее через второй элемент ИЛИ 16 на входы ассоциативного накопителя 2 значения константной неисправности с прямого выхода (5 регистра 5 информации. Одновременно в ассоциативный накопитель 2 поступает синдром одиночной ошибки S-.. Условием записи указанной информации в ассоциативный накопитель 2 является неравенство нулю синдрома . При записи кода числа в запоминающее устройство по адресу А- одновременно происходит поиск информации

S- , LIJ с признаком А в ассоциативном накопителе 2. При наличии

S -joi-f в ассоциативном накопителе синдром расшифровывается дополнительным дешифратором 13 и осуществляет выборку j-ro сумматора 14, котоJJJ рый сравнивает значение константной неисправности otfj со значением j-ro разряда записываемого кода числа ,j и через первый элемент ИЛИ 15 выдает результат сравненияа л -- о ;. в ассоциативный накопитель 2 и на равляющие входы дополнительных двухканальных переключателей 12. При равенстве ;i в оперативный накопитель I через дополнительные двухканальные переключатели 12 записывается прямой код числа, в противном случае, T.e.CjJ 4 ( - обратный код числа. Поскольку в обоих случаях записанная в j-ый разряд информация совпадает со значением константной неисправности ctf.} , то при считывании кода числа синдром S-; равен нулю, что соответствует случаю отсутствия однократной ошибки в считанном коде числа. Параллельно со считыванием кода числа из оперативного накопителя I осуществляется поиск информации fct|A с признаком А- в ассоциативном накопителе 2. В зависимости от значения a(ip происходит вьщача 55 через двухканальные переключатели 7 прямого или обратного кода числа.

Предлагаемое запоминающее устройство дает возможность по сравнению с известньми понизить на единицу кратнбсть -возникающей ошибки, что позволяет с помощью обычного кода Хэмминга, исправлякнцего однократные ошибки,.корректировать также и посл довательно возникающие во времени двухкратные ошибки. В сочетании с и вестным при использовании модифицированного кода Хэмминга, исправляющего одиночные и обнаруживакяцего двойные ошибки, предлагаемое устрой ство позволяет исправить три последователы-ю возникающие во времени ошибки. Предлагаемое техническое решение; дает возможность при незначительном увеличении избыточного оборудования в несколько раз увеличить среднее время наработки на отказ за поминающего устройства, что в свою очередь увеличивает коэффициент готовности устройства. Для запоминающего устройства емкостью 4 Мбайта, выполненного :на микросхемах памяти емкостью 4096 бит с интенсивностью отказов X 10 , использование предлагаемого технического решения позволяет примерно на 0,04% повысить коэффициент готовности. Формула изобретения Запоминающее устройство, содержа щее оперативный накопитель, соединенный с адресными входами ассоциати ного накопителя и через регистр адр са с адресными шинами, входы операти ного накопителя подключены к соответствующим входам регистра информации , выходы которого подклю- чены к генератору синдромов и двухканальным переключателям, соединенным с выходными числовыми шинами, выходы генератора синдромов соединены с соответствующими входами 766 дешифратора, выходы которого соединены с первыми управляющими вхрдами двухканальных переключателей, шифратор, входные числовые шины, о т пичающееся тем, что, с целью повышения надежности устройства, оно содержит дополнительные двухканальные переключатели и дешифратор, сумматоры, два элемента ИЛИ, элементы И, при этом соответствующие выходы ассоциативного накопителя соединены со входами генератора синдромов, вторыми управляющими входами двухканальных переключателей, с соответствукицими входами дополнительного дешифратора и с управляющими входами сумматоров, первые входы которых соединены с вьгходами шифратора, вторые входы - с выходом ассоциативного накопителя, а выходы - со входами первого элемента ИЛИ, выходы которого соединены со входом ассоциативного накопителя и с управляющими входами дополнительных двухканальных переключателей, входы которых соединены с выходами шифратора,а выходысо входами оперативного накопителя, входы ассоциативного накопителя соединены с выходами генератора синдромом и выходом второго элемента ШМ, входы которого соединены с выходами элементов И, первые входа которых соединены с выходами дешифратора, а вторые входы - с прямыми выходами регистра информации, адресные входы ассоциативного накопителя соединены с выходами регистра адреса. Источники информации, принятые во внимание при экспертизе 1.Патент США № 39006200 , кл. 235-153 AM, опублик. 1975. 2.Авторское свидетельство СССР по заявке № 2690003/18-24, кл. G II С 11/00, 1978.