Вторичный источник питания Советский патент 1981 года по МПК H02M3/335 

1

Изобретение относится к электро- технике, в частности к стабилизированным вторичным источникам питания..

По основному авт. св. № известен вторичный источник питания, содержащий конвертор с подключенным к его первому управляющему входу выходом дифференциального усилителя, входы которого соединены между собой через последовательно соединенные узел опорного напряжения и резистор, причем один вход дифференциального усилителя подключен к одному из выходных выводов конвертора, а другой вход через резистор - к другому выходному выводу конвертора, блок защиты, соединенный с вторым управляющим входом конвертора и связаннь1й с его выходом, блок защиты выполнен в виде последовательно соединенных сумматоре и инвертора тока, а также двух транзисторов разного типа проводимости, переходы база-эмиттер которых соедин,„ны параллельно и подключены к входам дифференциального усилителя, коллекторо одного из транзисторов подключен к входу инвентора тока, а коллектор другого траизисторак входу сумматора, причем выход последнего подсоединен к второму управляющему входу конвертораГГЗ.

Недостатком устройства является то, что при небольшой величине напряжения узла опорного напряжения

10 порог срабатывания защиты может оказаться недопустимо велик, что снижает надежность устройства.

Целью изобретения является расширение пределов установки порогов срабатывания защиты от перенапряжения и недонапряжения, т.е. повышение надёжности.

Цель достигается тем,что вторичный источник питания снабжен резистивным

20 фазорасщепителем, включенным между базами транзисторов блока защиты и резисторами, примем выходы двух противоположных фаз фазорасщепителя

соединены каждый с базой соответствующего транзистора блока защиты и с одним .из резисторов, а выход нулевой фазы - с входом дифференциального усилителя.

Схема устройства представлена на чертеже.

Вторичный источник питания состоит из конвертора i с входными выводами 2,3 и выходными выводами,«,5; дифференциального усилителя 6, выход которого подключен к первому входу регулирования конвертора 1; узла опорного напряжения 7f резисторов 8 и 9f блока защиты 10, включающего в себя два транзистора 11, 12 разного типа проводимости и соединенных между собой эмиттерами, инвертор тока 1 3 и сумматор 1k, выход которого соединен с вторым входом регулирования конвертора 1; резистивного фазорасщепителя 15.Один вход дифференциального усилителя 6 соединен с выходным выводом5 конвертора 1, эмиттерами транзисторов 11, 12 разного типа проводимости и узлом опорного напряжения 7. Другой вход дифференциального усилителя 6 соединен с выходом нулевой фазы 16 резистивного фазорасщепителя 15, выходы двух противоположных фаз 17, 18 которого подключены соответственно к базам транзисторов 11,12 разного типа проводимости блока защиты 10 и к резисторам 8, 9, соединённым другими выводами соответственно с узлом опорного напряжения 7 и выходным выводом конвертора 1. Коллектор транзистора 11 соединен с одним входом сумматора 1, а коллектор транзистора 12 - с другим входом сумматора Т через инвертор тока 13.

Устрой ство работает следующим образом, i

Регулируемый конвертор 1 стабилизирует напряжение на, выходных выводах 4,5 с заданной томностью при помощи цепи отрицательной обратной связи, выполненной на дифференциальном усилителе 6, который сравнивает напряжение. на выходных выводах ; 5 относительно опорного эталонного напряжения узла 7 через последо вательно соединенные резистор 8, резистизный фазорасщепитель 15 и резистор 9 и вырабатывает сигнал регулирования конвертором 1,

При номинальном уровне напряжения на выходных выводах k,S конвертора

1 напряжение между входами дифференциального усилителя 6 практически равно нулю. Резистивный фазорас питель 15 выраба- ывает два сигнала противоположной полярности ± ,(где г - сопротивление резистора одного плеча фазорасщепителя 15; R - сопротивление резистора 8; напряжение узла опорного напряжения 7) относительно своей средней точки 16, которая соединена с входом дифференциального усилителя 6.

Сигнал противоположной полярности с фазорасщепителя 15 поступает соответственно на базы транзистора 11 и 12, которые при номинальном уровне напряжения на выходных выводах находятся в запертом состоянии. При этом в отличие от прототипа величина относительного порога срабатывания защиты как от перенапряжения, так и от недонапряжения будет определяться как

Ьоп)((1)

on

ftblX

При увеличении напряжения на выд ходных выводах i j 5 конвертора 1 на величину, определяемую выражением (1), открывается транзистор 11, и на выходе сумматора Т« появляется сигнал, выключающий конвертор 1.

При уменьшении напряжения на выходных выводах k,S конвертора 1 на величину, определяемую выражением (1), открывается транзистор 12, коллекторынй ток которого через инвертор тока 13 поступает на другой вход сумматора k, При этом на выходе сумматора 14, как и при превышении напряжения, появляется сигнал, выключающий конвертор 1.

Из выражения (1) следует, что в предлагаемом устройстве в зависимости от выходного напряжения конвертора 1 можно легко устанавливать требуемую величину порога защиты путем изменения величины сопротивления резисторов плеч фазоЬасщепителя 15. При соответствующем подключении транзисторов 11 и 12 к выходам резистивнйго фазорасщепителя 15 величина порога защиты в предлагаемом 5 устройстве может быть установлена больше или меньше, чем величина порога защиты в прототипе. Так, hpи подключении базовых выводов трам-