Стабилизатор постоянного напряжения с защитой Советский патент 1982 года по МПК G05F1/58 

(54) СТАБИЛИЗАТОР ПОСТОЯННОГО НАПРЯЖЕНИЯ

1

Изобретение относится к промышленной электронике и может быть использовано в устройствах электропитания приборов и узлов автоматики.

Известно устройство, содержащее последовательно включенный в силовую шину регулирующий транзистор, база которого соединена с выходом блока управления, входами подключенного к выходным выводам и с коллектором регулирующего транзистора, эмиттер которого подключен к общей щине, датчик тока и резисторы 1.

Наиболее близким к изобретению по технической сущности является стабилизатор постоянного напряжения с защитой, содержащий последовательно включенный в силовую щину регулирующий транзистор, база которого соединена с выходом блока управления, входами подключенного к выходным выводам стабилизатора, и с коллектором управляющего транзистора, эмиттер которого додключел к общей шине, а база - к выходу компаратора, неинвертирующий вход которого через первый резистор соединен с выводом для подключения источника задающего порогового напряжения, а инвертирующий через второй резистор -.к датчику тоС ЗАЩИТОЙ

ка, включенному в общую шину, а также содержащий цепь из последовательно соединенных третьего резистора и диода, включенную между выходом и неинвертирующим входом компаратора, и конденсатор, один

5 вывод которого подключен к общей шине 2. Недостатком известного стабилизатора является то, что выключение стабилизатора происходит лишь при определенной длительности перегрузки At. Однако эта задержка

10 срабатывания защиты неизменна и не зависит от величины перегрузки. Вследствие этого, если время задержки выбрать большим, то при значительных перегрузках стабилизатор может выйти из строя, а если малым - при незначительных перегрузках стабилиза15тор выключится задолго до ситуации, представляющей для него опасность. Выбрать же величину задержки оптимальной для различных режимов перегрузки в известном устройстве не представляется возможным.

20 Целью изобретения является оптимизация срабатывания защиты.

Поставленная цель достигается тем, что в стабилизаторе постоянного напряжения с защитой другой вывод конденсатора соединен с инвертирующим входом компаратора.

На чертеже представлена схема устройства.

Источник питания 1 через регулирующий транзистор 2 соединен с выходными выводами стабилизатора, к которым подключены входы 6viOKa управления 3, выход которого соединен с базой регулирующего транзистора 2 и коллектором управляющего транзистора 4, эмиттер которого подключен к общей щине, а база - к выходу компаратора 5. Неинвертирующий вход компаратора 5 через резистор 6 соединен с источником задающего порогового напряжения. Инвертирующий вход компаратора 5 соединен с выходом интегрирующей цепи, состоящей из резистора 7 (сопротивление R) и конденсатора 8 (емкость С), подключенный к датчику тока 9 (сопротивление Ro). Кроме того, выход компаратора 5 через цепочку из последовательно включенных резистора 10 и диода 11 соединен с собственным неинвертирующим входом.

Источник задающего порогового напряжения формирует сигнал V. Датчик тока 9 формирует сигнал X IRo, где I - ток нагрузки стабилизатора. При I In Vn/Ro выходное напряжение компаратора отрицательно, регулирующий транзистор 4 закрыт и не влияет на работу компенсационного стабилизатора, включающего источник питания 1, регулирующий транзистор 2 и блок управления 3.

Пусть в исходном состоянии ток нагрузки I стабилизатора меньще порогового на величину Alsfl, т. е. I 1„- Дэц- Пусть в момент времени ti ток нагрузки превысит пороговое значение на Д1п2- При этом напряжение X на датчике тока 9 изменится от величины Ro(ln - Aljn ) ДО величины Ri)(Iii + -f AInz), т. е. на величину Л, + Мщ- Напряжение V на вь1ходе интегрирующей цепи начнет изменяться по закону

V Ro(In-AIjnHRo(Aljn+AI«)(),

где Т RC - постоянная интегрирования.

В момент времени t2 напряжение V достигает порогового значения, компаратор 5 изменит свое состояние на обратное, что приведет к открыванию управляющего транзистора 4 и выключению стабилизатора.

Задержка выключения At ti - it определяется из выражения в виде Ас - (1 + -f ), т. е. величина задержки будет тем меньще, чем больще перегрузка и чем меньще запас по току в режиме, предществующем перегрузке.

Таким образом, работа защиты становится более оптимальной: устройство медленно реагирует на незначительные перегрузки и быстро - на значительные, позволяя тем самым как сохранить свою исправность, так и исключить ложные срабатывания, не представляющие опасности.

В момент выключения срабатывает положительная .обратная связь компаратора, поддерживая стабилизатор в выключенном состоянии.

Формула изобретения

Стабилизатор постоянного напряжения с защитой, содержащий последовательно вклю ченный в силовую щину регулирующий транзистор, база которого соединена с выходом блока управления, входами подключенного к выходным выводам стабилизатора, и с коллектором управляющего транзистора, эмиттер которого подключен к общей щине, а база - к выходу компаратора, неинвертирующий вход которого через первый резистор соединен с выводом для подключения источника задающего порогового напряжения, а инвертирующий через второй резистор - к датчику тока, включенному в общую щину, цепь из последовательно соединенных третьего резистора и диода, включенную между выходом и неинвертирующим входом компаратора, и конденсатор, один вывод которого подключен к общей щине, отличающийся тем, что, с целью оптимизации срабатывания защиты, другой вывод конденсатора соединен с инвертирующим входом компаратора. Источники информации,

принятые во внимание при экспертизе

1.Авторское свидетельство СССР № 635476, кл. G 05 F 1/58, 1974.

2.Авторское свидетельство СССР № 658543, кл. G 05 F 1/58, 1977.

Г

-о -ь

€

-CZFд

1

-J- Y

li

Ю