Фазосдвигающее устройство Советский патент 1982 года по МПК G01R25/04 

Изобретение относится к фазосдвигающим устройствам, в которых изменение фазового сдвига и частоты сигналов зависит от внешних управляющих сигналов, и, в частности, может быть использовано при проверке измерителей моментов.

Известен фазовращатель, содержащий управляемлй генератор с устройствами частотной и фазовой подстройки частоты,выход которого подключен к двум идентичным пересчетным блоком, а также блок записи кода, две группы вентилей, блок аналоговой памяти и фильтр нижних частот

Это устройство обладает сложной схемой и формирует сигналы со сдвигом фазы от О до 360° .

Наиболее близким к предлагаемому является устройство, содержащее блок задержки, выходной триггер и элемент совпадения .

Изменение фазового сдвига возможно в.интервале от 0° до ЗбО. Известное устройство не обеспечивает непрерывного изменения фазы в диапазоне ()-( + 180°).

Цель изобретения - расширение функциональных возможностей.

Указанная цель достигается тем, что в фазосдвигающее устройство, содержащее два триггера, блок задержки, выход которого соединен со вторым входом второго триггера, и первый элемент совпадения, введены два сумматора, два дополнительных блока задержки, второй элемент совпгщения, два формирователя и источник посто10янного напряжения, выход которого соединен со вторым входом первого дополнительного блока задержки и первыми входами сумматоров одновременно, а вторые входы последних яв15ляются входами устроййтва, причем выход первого сумматора подсоединен к первым входам всех блоков задержки, а выход второго сумматора ко вторым входам блока задержки и

20 второго дополнительного блока задержки, при Этом выход второго дополнительного блока задержки соедикэн с первым входом второго триггера . выход которого через второй рователь подключен ко второму выходу устройства, причем выход дополнительного блока задержки соединен одновременно с его входом управления и первыми входами элементов совпадения, вто30рые, входы которых подсоединены к выходам первого триггера, первый выход которого соединен через первый формирователь с первым выходом устройства , кроме того выходы первого и второго элементов совпадения подсоединены ко входам управления блока задёржки и второго дополнительного блока задержки соответственно. При этом блок задержки состоит из интегратора, вход которого является первым входом блока, а выход соединен с первым входом компаратора, второй вход которого является вторым входом блока, а выход компаратора через .формирователь соединен с выходом блока, причем вход управления интегратора яв- Я ляется входом управления блока задержки. На фиг.1 приведена структурная схе ма устройства; на фиг.2 - структурIная схема блока задержки; на фиг.Зэгпоры сигналов на выходах узлов устройства. Фазосдвигающее устройство содержит первый и второй сумматоры 1 и. 2, исто чник 3 постоянного напряжения, первый и второй дополнительные блоки 4 и 5 задержки, .блок б задержки, первый триггер 7, первый и второй элементы 8 и 9;- совпадения, первый формирователь 10, второй триггер 11 и второй формирователь 12. Блоки 4, 5 и 6 задержки содержат интегратор .13, компаратор формирователь 15. Устройство зработает следующим об разом. Фазовые датчики измерения крутящих моментов вырабатывают два сигналасмгн 1Е ) смгмг )(i круговая частота напр.яжения питания датчиков; круговая частота вращения роторов датчиков; 4(t) - угол сдвига фазы, пропор циональный крутящему моменту . Фазосдвигающее устройство должно вырабатывать сигналы, подобные сигн лам (1). На первый вход устройства (Вх.1) подается напряжение, задающее величину И , а на второй вход (Вх.2) зады1ощее величину Ч. Напряжение на входах устройства могут быть описан выpaжeния /ш вх.Г-5оЛ-- 01 .г - частота вращения ротора датчика; мас1:1табннй коэффициент, f угол сдвига фазы; S - масштабный коэффициент, Источник 3 вырабатывает постоянное напряжение И, сигнал на выоде первого сумматора 1 описывается выражением -1--.. - коэффициенты перегде К., дачи суглматора 1 по первому и второму входам соответственно. Напряжение U подается на Вх.1 блока 4 задержки и/интегрируется интегратором 13 этого узла. Сигнал на его выходе n-4- i%-4 o,-at, где &- время интегрирования, отсчитанное относительно момента сброса. Напряжение нарастает, пока не изменяется полярность нготряжения на выходе компаратора 14 блока 4. При изменении напряжения на выходе компаратора 14 срабатывает формирователь 15, вырабатывающий короткий импульс (бд, фиг.З). Этим импульсом Iсбрасывается в ноль интегратор 13 блока 4 (компаратор 14 возвращается в исходное состояние), изменяется состояние первого триггера 7. Этот процесс повторяется циклически. Изменение состояния первого триггера 7 происходит в моменты, когда выполняется условие Ч-л..4.д.. - коэффициенты 4-. передачи компаратора 14 . блока 4 по перBor.iy и втopo - y входам соответственно. и выполнении условия л -А-г ъ 14:4d lii4iV|L 2К 2- i4-4-sUi д повторения сигналов первого ера 7 равен г1 говая частота W),--(, т.е. круговая частота триггера 7 ра на круговой частоте сигнала сигн. Дня получения выходного сигнала синусоидальной формы, в качестве фо мирователей 10 и 12 используются фи тры. В этом случае на первом выходе устройства (Вых.1) имеем ивых1 Е sin(u4ft)t. (7) На выходах элементов 8 и 9 совпа дения получаем последовательности коротких импульсов с частотой следования U)7 и сдвинутых между собой на время 0,5 TT. Импульсы Ug сбрасывают в ноль интеграторы 13 блоков 5 и б соответственно. Сигнал на выходе второго суммато ра 2 описывае.тся выражением .гЧ-.Г-Vi 5оа a-i из,( - коэффициенты . « дачи сумматора 2 по первому и второ му входгил соответственно. Интеграторы 13 блоков 5 и 6 интегрируют напряжение U . Компараторы 14 изменяют полярность выходного сигнала при изменении знака разност напряжений и и U. Формирователи 15 вырабатывают коро.ткие импульсы в момент положительных (для рассмат риваемого случая эпюр сигналов, фиг,2) перепадов напряжения на выходах компараторов 15. Эти импульсы (1, Ug) изменяют состояние триггеpa 11, сигнал которого, пройдя через формирователь 12, поступает на выход 2 устройства. Если сигнал на выходе 1 устррйст ва постоянен, то частота сигналов триггера 11 равна частоте , а сигналы сдвинуты по фазе на величи ну, пропорциональную сигналу, задан ному пр входу 2 устройства, при это момент &(, и 0-появления импульсов и и Uj-, отсчитанный от момента-сбр са интегратора 13 блока 6 определя ется выражением , ш«-«. . (9) Имаульс и появляется в момент времени 0,5 Т, а оканчивается в м мент времени Т. Импульс U, появляе ся в момент времени 9, а оканчивае ся в момент времени (0,5-Т +0б) . При этом частота повторения обоих сигналов одинакова Положительный эффект заключается в расширении функциональных возможностей при упрощенном процессе регулирования, достигаемом за счет того, что процессы регулирования происходят под воздействием вквиних аналоговых напряжений, причем раздельно регулируется частота и фаза сигналов и диапазон изменения фазы 180 -О -180°. Формула изобретения 1.Фазосдвигаюцее устройство, содержащее два триггера, блок задержки, выход которого соединен с втоEftJM входом второго триггера, и первый элемент совпадения, отличающееся тем, что, с целью расширения функциональных возможностей, в него введены два сумматора, два дополнительных блока задержки, второй элемент совпадения, два формирователя и источник постоянного напряжения, выход которо-го соединен с вторым входом первого дополнительного блока.задержки и первыми входами сумматоров одновременно, а вторие входрл последних являются входами устройства, причем выход первого сумматора подсоединен к первым входам всех блоков задержки, а выход второго сумматора - к вторым входам блока задержки и второго дополнительного блока задержки, при этом выход второго дополнительного блока задержки соединен с первым входом второго триггера, выход которого нерез формирователь подключен к второму выходу устройства, причем выход дополнительного блока задержки соединен одновре генно с его входом управления и первыми входами элементов совпадения, вторые входы которых подсоединены к шлходам первого триггера, первый выход которого соединен через первый формирователь с первым выходом устройства, кроме того выходы первого и второго элементов совпадения подсоединены к входам управления блока задержки и второго дополнительного блока задержки соответственно. 2.Устройство по п.1, о т л и чающееся тем, что.блок задержки состоит из интегратора, вход которого является первым входом блока, а выход соединен с первым входе компаратора, второй вход которого является втогялм входом блока, а выход компаратора через формирователь соединен с выходом блока, причем вход управления интегратора является входом управления блока задержки. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР 492825, кл. G 01 R 25/04, 1972. 2.Авторское свидетельство СССР 373644, кл. G 01 R 25/04, 1971.