Импульсный стабилизатор постоянного напряжения Советский патент 1982 года по МПК G05F1/56 

(5) ИМПУЛЬСНЫЙ СТАБИЛИЗАТОР ПОСТОЯННОГО НАПРЯЖЕНИЯ

Изобретение относится ко вторичным источникам электропитания на полупроводниковых приборах и можеТбыт использовано в радиотехнике, автомат ке и вычислительной технике. Известен импульсный стабилизатор постоянного напряжения, содержащий последовательный LDC-фильтр, ключевой регулятор, управляемый транзисторный мультивибратор с балансным транзисторным усилителем, эмиттерный повторитель и импульсный усилитель 1. Однако ЭТО устройство имеет низкий КПД и сложную схему узла регулирования частоты переключения ключевого регулятора. Известен импульсный стабилизатор напряжения,содержащий последовательный LDC-фильтр, ключевой регулятор, подключенный параллельно элементам ОС-фильтра, управляемый блокингенератор, блок управления, узел регулирования частоты, эмиттерный повторитель и импульсный усилитель 2. Недостатками этого стабилизатора являются сложность блока управления и частотная модуляция управляющего сигнала. Последний недостаток практически исключает возможность реализации стабилизатора повышенной надежности. Наиболее близким по технической сущности к предлагаемому является импульсный стабилизатор напряжения с блоком для управления шириной импульсов в регулируемых источниках питания, содержащий ключевой регулятор, подключенный параллельно выходным выводам стабилизатора, транзистор, эмиттер которого подключен к общей шине стабилизатора, а коллектор, соединенный со входом ключевого регулятора, через коллекторный резистор подключен ко входной шине стабилизатора, соединенной через базовый резистор с базой этого тран393зистора, подключенной к выходу хронирующего конденсатора, блок управления, вход которого через резистивный делитель напряжения соединен с выходом стабилизатора,генератор тактовых импульсов и фильтр. Второй вывод хронирующего конденсатора соединен с выходом специального формирователя импульсов, вход которого соединен с выходом генератора тактовых импульсов. Упомянутый базовый ре зистор шунтирован управляемым сопротвлением, управляющий вход которого подключен к выходу блока управления 3. Недостатками такого стабилизатора являются сложность, обусловленная применением специального формирователя импульсов и управляемого сопротивления, и низкий КПД, обусловленный низкой крутизной одного из фронтов входного сигнала ключевого регулятора, а именно - фронта, кото рый формируется через блок управления. Последнее определяется тем, чт в процессе формирования фронта не обеспечено замыкание петли положительной обратной связи. Целью предлагаемого изобретения является упрощение стабилизатора и повышение его КПД. Указанная цель достигается тем, что в стабилизатор постоянного напряжения, содержащий ключевой регулятор, подключенный параллельно в ходным выводам стабилизатора, транзистор, эмиттер которого подключен к общей шине стабилизатора, а коллектор, соединенный со входом ключевого регулятора, через коллекторный резистор подключен ко входной ш не стабилизатора, соединенной через базовый резистор с базой этого тран зистора, подключенной к выходу хрони рующего конденсатора, блок управления, вход которого через резистивный делитель напряжения соединен с выходом стабилизатора, генератор та товых импульсов и фильтр, введен ре зистор, один вывод которого подключен к выходу ключевого регулятора, другой - ко второму выводу хронирую щего конденсатора и к выходу блока управления, вход которого подключен к выходу генератора тактовых импуль сов. На чертеже представлена схема пр лагаемого импульсного стабилизатора постоянного напряжения. Стабилизатор содержит последовательный LOC-фильтр 1, ключевой регулятор 2, подключенный параллельно выходным выводам стабилизатора, транзистор 3) эмиттер которого подключен к общей шине 4 стабилизатора, а коллектор, соединенный со входом ключевого регулятора 2, через коллекторный резистор 5 подключен ко входной шине 6 стабилизатора, соединенной через базовый резистор 7 с базой транзистора 3, подключенной к выводу хронирующего конденсатора 8, блок 9 управления, вход которого через резистивный делитель 10 напряжения соединен с выходом 11 стабилизатора, генератор 12-тактовых импульсов и вновь введенный резистор 13, один вывод которого подключен к выходу ключевого регулятора 2, а другой ко второму выводу хронирующего конденсатора 8 и к выходу блока 9 управления , вход которого подключен к выходу генератора 2 тактовых импульсов. В простейшем варианте блок 9 управления содержит транзистор Tt, эмиттер которого соединен с выходом параметрического стабилизатора 15 напряжения, а база и коллектор служат соответственно входом и выходом блока 9Устройство работает следующим образом. При поступлении короткого импульса положительной полярности с генератора 12 тактовых импульсов на вход блока 9 управления транзистор Н этого устройства входит в насыщение, а напряжение хронирующего конденсатора 8, имеющее полярность, указанную на чертеже, обеспечивает запирание транзистора 3, вследствие чего отпирается ключевой регулятор 2. С этого момента времени начинается накапливание энергии в элементе L фильтра 1 и перезаряд хронирующего конденсатора 8. По окончании запускающего импульса с генератора тактовых импульсов 12 продолжается перезаряд хронирующего конденсатора 8 и накапливание.энергии в элементе L фильтра 1, поскольку потенциал обкладки конденсатора 8, соединенной с резистором 13, фиксирован на низком уровне из-за насыщенного состояния ключевого регулятора 2 (при этом транзистор Н блока 9 управления работает в инверсном режиме и потенциал его коллектора практически равен потенциалу его эмиттера).. После того, как вследствие переза ряда хронирующего конденсатора током протекающим через базовый резистор 7 напряжение на базе транзистора 3 достигает отпирающего уровня, начинает ся рост коллекторного тока этого транзистора и процесс запирания клю чевого регулятора 2. При этом рост выходного.напряжения ключевого регу лятора 2 приводит к замыканию петли положительной обратной связи через резистор 13 г хронирующий конденсатор 8 и транзистор 3, обеспечивая крутой фронт запирания ключевого регулятора 2. Длительность интервала времени, в течение которого ключевой регулятор 2 находится в режиме насыщения, зависит (при фиксированных значениях сопротивления базо вого резистора 7 емкости хронирующего конденсатора 8 и частоты запускающих импульсов) от величины напряжения, до которого зарядится хронирующий конденсатрр 8 к приходу следующего запускающего импульса с выхода генератора 12 тактовых им-, пульсов,,а это напряжение автоматически устанавливается таким {путем усиления транзистором 14 сигнала разности выходных напряжений резистивного делителя 10 и параметрическо го стабилизатора 15), чтобы поддержи вать на Практически- неизменном уровне выходное напряжение импульсного стабилизатора при изменении входного напряжения, нагрузки и других дестабилизирующих факторов. При этом фактически введение резистора 13 с указанными связями обес печивает получение ждущего мультивиб ратора, одно из плеч которого выполнено на. транзисторе 3j а другое на ключевом регуляторе 2. Это обстоя тельство упрощает разработку резервированного стабилизатора предлагаемого типа. , Повышение крутизны фронтов сигнала управления ключевым регулятором 2 обусловленное отмеченным замыканием петли положительной обратной связи позволяет в несколько раз (Z-) снизить по сравнению с известным переключательные потери ключевого регулятора, следовательно, повысить КПД стабилизатора, особенно при повышенной частоте коммутации ключевого регулятора, обеспечивающей минимизацию габаритно-массовых характеристик стабилизатора. Упрощение же импульсного стабилизатора по сравнению с известным определяется тем, что простой блок Э управления выполняет в нем и функции усилителя - формирова теля импульсов, а в сочетании с введенным резистором 13 - функции, эквивалентные функциям управляемого сопротивления известного. Причем, это упрощение ведет к дополнительному повышению КПД стабилизатора, Таким образом, технико-экономический эффект от реализации предложенного импульсного стабилизатора постоянного напряжения определяется его упрощением и повышением его КПД. . Формула изобретения Импульсный стабилизатор постоянного напряжения, содержащий ключевой регулятор, подключенный параллельно выходным выводам стабилизатора, транзистор, эмиттер которого подключен к общей шине стабилизатора, а коллектор, соединенный с входом ключевого регулятора, через коллекторный резистор подключен к входной шине стабилизатора, соединенной через базовый резистор с базой этого транзистора, подключенной к выводу хронирующего конденсатора, блок управления, аход которого через резистивный делитель напряжения соединен с выходом стабилизатора, генератор тактовых импульсов и фильтр, отличающийс я тем, что, с целью упрощения стабилизатора и повышения его КПД, в него введен резистор, один вывод которого подключен к выходу ключево-. го регулятораj другой - к второму выводу хронирующего конденсатора и к выходу блока управления, вход которого подключен к выходу генератора тактовых импульсов. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР kkQ6S9, кл. G 05 F 1/56, 197. 2.Виленкин А.Г. Импульсные транзисторные стабилизаторы напряжения. ., Энергия, 1970, с. 61. 3.Заявка ФРГ № 2608172, п. С в5 F , 1977.