Устройство для воспроизведения цифровой информации Советский патент 1982 года по МПК G11B5/09 

(-5) УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ЦИФРОВОЙ ИНФОРМАЦИИ

Изобретение относится к магнитной записи, а именно к устройствам для воспроизведения фазомодулированной цифровой информации. Известно устройство для воспроизведения фазомодулированной цифрово информации, содержащее три логически элемента И, формирователь нуль-перес чений, соединенный с входной информа ционной шиной, одновибратор, соединенный с выходной информационной шиной, три линии зйдержки, связанные с входами логических элементов И и логического элемента ИЛИ-НЕ, и генератор импульсных последовательностей а также входную и выходную синхронизирующие шины ijИзвестен .генератор, содержащий четыре одновибратора, четыре формирователя импульсов, логические элементы И и ИЛИ, связанные с триггером со счетным.входом f2. Недостаток известного устройства заключается в невысокой верности воспроизведения цифровой информации. Цель изобретения - повышение верности воспроизведения, путем помехоустойчивого формирования синхронизирующей информации из информационного сигнала. Поставленная цель достигается тем, что в устройство для воспроизведения цифровой информации .введены логический элемент 2И-2И-2И-ИЛИ и логический элемент 2И-2И-2И-ИЛИ-НЕ, ,выходы которых соединены соответственно с выходными синхронизирующей и информационными шинами, причем выход формирователя нуль-пересечений соединен с входом блока задержки, первым входом логического элемента И-НЕ, первым входом логического элемента 2И-2И-2И-ИЛИ и шестым входом логического элемента 2И-2И-2И-ИЛИ-НЕ, второй вход логического элемента И-НЕ соединен с первым выходом блока задержки и третьим входом логического элемента 2И-2И-2И-ИЛ НЕ, второй и третий выходы блока задержки соединены соответственно с четвертым входЬм логического элемента 2И-2И-2И-ИЛИ и пятым входом логического элемента 2И-2И-2И-ИЛИ-НЕ, пя тым входом логического элемента 2И2И-2И-ИЛИ и четвертым входом логического элемента 2И-2И-2И-ИЛИ-НЕ, вы ход логического элемента И-НЕ подключен к второму входу логического элемента 2И-2И-2И-ИЛИ-НЕ и счетному входу счетного триггера, установочны вход которого соединен с входной син хронизирующей шиной, прямой и ИНВерС ный выходы подключены соответственно о соединенным между собой второму и третьему входам логического элемен та 2И-2И-2И-ИЛИ, и .к соединным между собой первому входу логического элемента 2И-2И-2И-ИЛИ-НЕ и шестому вход логического элемента 2И-2И-2И-ИЛИ. На чертеже приведена структурная схема устройства для воспроизведения фазомодулированной цифровой информации. Устройство содержит входные инфор мационную и синхронизирующую шины 1 и 2, формирователь 3 нуль-пересечений, вход которого соединен с входно информационной шиной Т, блок 4 задержки, логический элемент И-НЕ 5 и счетный триггер 6, а также выходны информационную и синхронизирующую ши ны 7 и 8, логический элемент 2И-2И2И-ИЛИ 9 и логический элемент 2И-2И2И-ИЛИ-НЕ 10, выходы которых соедине ны соответственно с выходными синхронизирующей и информационной шинами 8 и 7, причем выход формирователя 3 нуль-пересечений соединен с входом блока 4 задержки, первым входом логического элемента И-НЕ S, первым входом логического элемента 2И-2И-2И ИЛИ 9 и шестым входом логического элемента 2И-2И-2И-ИЛИ-НЕ, второй вхо логического элемента И-НЕ соединён с первым выходом блока 4 задержки и третьим входом логического элемента 2И-2И-2И-ИЛИ-НЕ, второй и третий выходы блока 4 задержки соединены соответственно с четвертым входом логического элемента 2И-2И-2И-ИЛИ и пятым входом логического элемента 2И-2И-2И-ИЛИ-НЕ, пятым входом логического элемента 2И-2И-2И-ИЛИ-НЕ, выход логического элемента И-НЕ 5 подключен к второму входу логического Элемента ,2И-2И-2И-ИЛИ-НЕ и счет93 ному входу счетного триггера 6, установочный вход которого соединен с входной синхронизирующей шиной 2, прямой и инверсный выходы подключены соответственно к соединенным между собой второму и третьему входам логического элемента 2И-2И-2И-ИЛИ 9, и к соединенным между собой первому входу логического элемента 2И-2И-2ИИЛИ-НЕ 10, и шестому входу логического элемента 2И-2И-2И-ИЛИ 9. Устройство работает следующим образом. Фазомодулированный сигнал с входной информационной шины 1 поступает на формирователь 3 нуль-пересечений, на выходе которого по каждому перепаду входного сигнала формируются импульсы длительностью, равной половине минимального интервала во входной последовательности. Сигнал с входной синхронизирующей шины 2, счетный триггер 6 устанавливается в состояние 1. При этом на выходе логического элемента 2И-2И-2И-ИЛИ 9 Формируется синхронизирующая информация, поступающая на выходную синхронизирующую шину 8. При приходе на входную информационную шину 1 нечетного интервала длительностью 1,5 минимального интервала во входной последовательности, нулевой потенцил с выхода, логического элемента И-НЕ 5 переключает счетный триггер 6 в состояние О. Это приводит к непрерывному формированию синхронизирующей информации на выходе логического элемента 2И-2И-2И-ИЛИ 9. Для правильного переключения счетного триггера 6, установочный сигнал на входной синхронизирующей шине 2 должен окончиться раньше, чем окончится первый из пришедших на входную информационную шину 1 сигналов с минимальным интервалом. Формирование выходного информационного сигнала осуществляется логическим элементом 2И-2И-2И-ИЛИ-НЕ 10, с выхода которого выходной информационный сигнал поступает на выходную информационную шину 7. Изобретение позволяет повысить верность воспроизведения цифровой ин формации при одновременном упрощении устройства. формула изобретения Устройство для воспроизведения цифовой информации, содержащее входные информационную и синхронизирующую шины, формирователь нуль-пересечений, вход которого соединен с вход ной информационной шиной, блок задержки, логический элемент И-НЕ и счетный триггер, а также выходные ин формационную и синхронизирующую шины от ли чающееся тем, что, с целью повышения верности воспроизведения путем помехоустойчивого формирования синхронизирующей информации из информационного сигнала, в него введены логический элемент 2И2И-2И-ИЛИ и логический элемент 2И2И-2И-ИЛИ-НЕ, выходы которых соединены соответственно с выходными синхронизирующей и информационной шинами, причем выход формирователя нульпересечений соединен с входом блока задержки, первым входом логического элемента И-НЕ, первым входом логического элемента 2И-2И-2И-ИЛИ и шестым входом логического элемента 2И-2И-2ИИЛИ-НЕ, второй вход логического элемента И-НЕ соединен с первым выходом блока задержки и третьим входом логического элемента 2И-2И-2И-ИЛИ-НЕ, второй и третий выходы блока задерж51383

.ки соединены соответственно с четвертым входом логического элемента 2И2И-2И-ИЛИ и пятым входом логического элемента 2И-2И-2И-ИЛИ-НЕ, пятым входом логического элемента 2И-2И-2И-ИЛИ

и четвертым входом логического элемента 2И-2И-2И-ИЛИ-НЕ, выход логического элемента И-НЕ подключен к второму входу логического элемента 2И-2И-2И10 ИЛИ-НЕ и счетному входу счетного

триггера, установочный вход которого соединен с входной синхронизирующей шиной, прямой и инверсный выходы подключены соответственно к соединенным 15 между собой второму и третьему входам логического элемента 2И-2И-2И-ИЛИ и к соединенным между собой первому входу логического элемента 2И-2И-2ИИЛИ-НЕ и шестому входу логического элемента 2И-2И-2И-ИЛИ.

Источники информации, принятые во внимание при экспертизе

t. Авторское свидетельство СССР № , кл. Н 03 К, 13/2, 10.05.77. (прототип).

:нЛ)