УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ОПТИМАЛЬНОГО ПЕРИОДА ТЕХНИЧЕСКОГО ОБСЛУЖИВАНИЯ ИЗДЕЛИЯ Российский патент 1994 года по МПК G07C3/08 

Изобретение относится к вычислительной технике, в частности к устройствам контроля, и может быть использовано в научных исследованиях и технике, где нужно определять оптимальное номинальное значение элемента изделия, обеспечивающее максимум вероятности того, что обобщающий выходной параметр изделия будет находиться в области допустимых значений.

Известно техническое решение, содержащее датчик времени, блок сравнения, три элемента задержки, три ключа, регистр, блок нелинейности, интегратор, два блока деления, три сумматора, два блока перемножения. Оно позволяет определять оптимальный период технического обслуживания изделия по максимуму коэффициента готовности. Его недостатком является низкое быстродействие и узкая область применения, так как вычисление искомых величин осуществляется за несколько циклов работы устройства и устройство не позволяет определять оптимальное номинальное значение элемента изделия.

Наиболее близким по технической сущности к заявляемому изобретению является техническое решение, содержащее генератор ступенчатого напряжения, четыре сумматора, два блока деления, два компаратора, три блока умножения, блок нелинейности, интегратор, три элемента задержки, элемент И и элемент ИЛИ и ключ.

Недостатком его является узкая область применения, так как оно не позволяет определять оптимальное номинальное значение элемента, распределенного по логарифмически нормальному закону.

Целью изобретения является расширение области применения устройства за счет определения номинального значения изделия, распределенного по логарифмически нормальному закону, обеспечивающего максимум вероятности нахождения обобщающего выходного параметра изделия в области допустимых значений.

Безотказность радиоэлектронного устройства определяется несколькими факторами, одним из которых является оптимальный по критерию безотказности выбор номинальных значений параметров элементов устройства на этапе проектирования. Безотказность устройства может быть определена как вероятность нахождения определяющего его работоспособность обобщающего выходного параметра y в области заданных допустимых значений [y_н, y_в] . Зависимость обобщающего выходного параметра y от внутреннего параметра - значения номинала элемента схемы является, как правило, монотонной. Эта зависимость может быть определена методами планирования эксперимента, интерполяционными методами и т. п. :
y = Φ (х)
Зная эту зависимость, путем обратного преобразования можно получить зависимость внутреннего параметра х от выходного y:
x = Φ^-1 (y) и таким образом найти граничные значения внутреннего параметра:
x_н = Φ^-1 (y); x_в = Φ^-1 (y_в) Если величина значения внутреннего параметра случайна, то значение выходного обобщающего параметра является функцией случайного аргумента и вероятности нахождения параметра y в области [y_н, y_в] и параметра х в области [x_н, х_в] равны.

Поэтому при заданном законе распределения внутреннего параметра х необходимо так выбрать математическое ожидание этого параметра, чтобы обеспечить
Р (х_м) = max P { x ∈[ x_н, х_в ] }
x_м ∈ [х_н, х_в]
Пусть случайная величина х распределена по логарифмически нормальному закону с функцией распределения
Ф(x₁x₀σ) = e где
U(x) = = C₁(lnx-lnx_o);
σ = - среднеквадратическое отклонение нормального закона распределения величины Z = lg x, являющееся постоянной величиной;
х_о - параметр закона распределения, связанный с математическим ожиданием случайной величины отношением
х_м = х_оe = х_оC₂, где С₂ - постоянная величина.

Вероятность нахождения случайного внутреннего параметра х в интервале [х_н, х_в] равна
P(x_o) = Ф(x_в, x_o, σ) - Ф(x_н, x_o, σ) = C dtdt, где C₃= - постоянная величина.

Таким образом, для решения задачи определения оптимального номинального значения параметра элемента х_м^* изделия, обеспечивающего максимум вероятности того, что обобщающий выходной параметр y будет находиться в области допустимых значений, необходимо найти такое х_о, при котором
x_o = arg max dtdt и затем определить
х_м^* = С₂ · х_о
На чертеже приведена схема устройства.

Устройство содержит первый, второй и третий дифференцирующие элементы 1, 2 и 3, сумматор 4, генератор 5 ступенчатого напряжения, первый, второй и третий логарифмирующие элементы 6, 7, 8, генератор 9 линейно изменяющегося напряжения, первый формирователь 10 импульсов, первый и второй вычислители 11 и 12, первый и второй блоки 13 и 14 перемножения, блок 15 нелинейности, третий блок 16 перемножения, элемент ИЛИ 17, первый и второй компараторы 18 и 19, интегратор 20, третий элемент И 21, первый элемент 22 памяти, первый элемент И 23, второй элемент 24 памяти, третий компаратор 25, второй элемент И 26, третий вычитатель 27, второй формирователь 28 импульсов, первый и второй элементы 29 и 30 задержки и ключ 31.

Устройство работает следующим образом. С первого входа устройства на вход дифференцирующего элемента 1 и второй вход логарифмирующего элемента 6 подается сигнал U₁ = х_в, равный верхнему граничному значению случайного параметра х. С выхода дифференцирующего элемента 1 производная входного сигнала d х_в/dt поступает на первый вход логарифмирующего элемента 6, а с его выхода - на вход уменьшаемого первого вычитателя 11 подается сигнал U_вых = ln х_в. С второго входа устройства на вход дифференцирующего элемента 3, на первый вход сумматора 4 и на второй вход логарифмирующего элемента 8 подается сигнал U_в = х_н, равный нижнему граничному значению случайного параметра х. С выхода дифференцирующего элемента 3 производная входного сигнала dх_н/dt подается на первый вход логарифмирующего элемента 8, с выхода которого на вход уменьшаемого второго вычитателя 12 подается сигнал U_вых7 = ln х_н. С выхода сумматора 4 значение сигнала х_оi подается на вход дифференцирующего элемента 2 и на второй вход логарифмирующего элемента 7, с выхода дифференцирующего элемента сигнал dx_oi/dt подается на первый вход логарифмирующего элемента 7, с выхода которого сигнал U_вых7 = ln x_oi подается на входы вычитаемого и вычитателей 11 и 12. С выхода вычислителя 11 сигнал (ln x_в - ln x_oi) подается на вход блока 13 перемножения, осуществляющего перемножения входного сигнала с постоянной величиной C₁= . С выхода блока 16 сигнал U(х_в)= С₁ (ln x_в - ln x_oi) подается на первый вход компаратора 18. С выхода вычитателя 12 сигнал (ln x_n - ln x_oi) через второй блок 14 перемножения, осуществляющий ту же функцию, что и блок 16. подается на первый вход компаратора 25 в виде потенциала U(х_н) = U_вых14 = C₁ (ln х_н - n х_о). При поступлении сигнала "Пуск" с третьего входа устройства на формирователь 10 через элемент ИЛИ 17 на выходе формирователя 10 импульса появляется импульс, который, поступая на управляющие входы генератора 5, генератора 9, блока 15 и интегрирующего элемента 20, своим фронтом приводит их в исходное состояние, а своим срезом одновременно запускает их в работу в момент времени t = 0. При этом на выходе генератора 5 появляется напряжение U_вых5 = Δ x_i, которое поступает на второй вход сумматора 4, на котором складывается с сигналом х_н.
На выходе генератора 5 появляется сигнал Δ х₁ = 0, на выходе сумматора 4 появляется сигнал х₀₁ = х_н + 0 = х_н, а на выходе генератора 5 формируется сигнал х_oi+1 = x_oi+ Δ x_i+1. Запущенный в работу срезом импульса формирователя 10, генератор 9 линейно изменяющегося напряжения генерирует сигнал U_вых = t, который поступает на входы компараторов 18 и 19 и на информационный вход блока 15 нелинейности. В результате на выходе блока 15 нелинейности формируется выходной сигнал U_вых15 = ехр( -t²/2 ), который поступает на интегрирующий элемент 20. На выходе интегратора 20 появляется сигнал U_вых20= ∫ exp(-t²/2)dt, который подается на информационные входы элементов 22 и 24 памяти. В первом компараторе 18 сравниваются между собой значения двух сигналов t и U(х_в). Как только в момент времени t₁¹ значение t становится равным или большим величины U(х_в), на выходе компаратора 19 появится сигнал, который поступает на вход элемента И 23 и на вход элемента 22 памяти, в котором запоминается значение xp (-t²/ 2)dt , поступающее с выхода элемента 22 на вход уменьшаемого третьего вычитателя 27. В компараторе 18 сравниваются между собой значения сигналов t и U(х_н). Как только в момент времени t₁'' значение t становится равным или большим величины U(х_н), на выходе компаратора 18 появится сигнал, который поступает на вход элемента И 23 на управляющий вход элемента 24, в котором запоминается значение xp (-t²/ 2)dt, которое с выхода элемента 24 поступает на вход третьего вычитателя 27, с выхода которого на вход элемента 29 задержки и вход компаратора 18 подается разность сигналов U_p(X_oi) = xp (-t²/ 2)dt-xp (-t²/ 2)dt . В момент времени, когда на выходах обоих компараторов появляются управляющие сигналы, заканчивается цикл вычисления величины U_p(x_oi) и на выходе элемента И 23 появляется управляющий сигнал, который подается на вход формирователя 28, с выхода которого на входы элементов И 21 и 26 и на входы элементов 23 и 30 задержки подается управляющий импульс, по которому в элемент 29 задержки записывается сигнал U_p(x_oi) текущего i-го цикла вычислений, а на его выходе появляется сигнал U_p(x_oi-1), полученный в процессе вычислений на предыдущем цикле. С выхода сумматора 4 сигнал х_oi подается на блок 16, в котором входной сигнал умножается на постоянную величину С₂ = ехр(2,651 σ²). С выхода блока 16 перемножения сигнал х_мi = C₂ x_oi поступает на информационный вход элемента 30 задержки. Управляющий импульс, поступающий на управляющий вход элемента 30 задержки, записывает в последний сигнал х_мi, а на выход элемента 30 задержки подает сигнал х_мi-1 - номинальное значение элемента задержки, соответствующее предыдущей итерации. Сигнал с выхода элемента 29 задержки подается на второй вход компаратора 18, на котором осуществляется сравнение сигналов U_p(x_oi) и U_p(x_oi-1), полученных в текущем и предыдущем циклах вычислений. Если сигнал U_p(x_oi) превосходит по величине сигнал U_p(x_oi-1), то на первом выходе компаратора 18 появится управляющий сигнал, поступающий на вход элемента И 21, при этом на выходе элемента И 21 появится управляющий сигнал. По этому сигналу, поступающему через элемент ИЛИ 17 на вход формирователя 10 импульсов, начнется новый цикл вычислений. Если сигнал U_p(x_oi-1) оказывается не меньше сигнала U_p(x_oi), то управляющий сигнал появится на выходе компаратора 18 и оттуда поступит на вход элемента И 26, с выхода которого этот сигнал подается на управляющий вход ключа 31. Ключ 31 открывается, и на его выход, являющийся выходом устройства, подается поступающий на его информационный вход сигнал х_м^* = х_oi-1, соответствующий оптимальному номинальному значению параметра элемента изделия, обеспечивающего максимум вероятности того, что обобщающий выходной параметр y будет находиться в области допустимых значений. На этом работа устройства заканчивается.

Изобретение относится к вычислительной технике, в частности к устройствам контроля, и может быть использовано в научных исследованиях и технике. Целью изобретения является расширение области применения устройства за счет определения номинального значения параметра изделия, распределенного по логарифмически нормальному закону. Устройство содержит дифференцирующие элементы, генератор ступенчатого напряжения, генератор линейно изменяющегося напряжения, логарифмирующие элементы, вычитатели, формирователи импульсов, элемент ИЛИ, элементы И, блоки умножения, интегратор, элементы задержки, компараторы и элементы памяти, сумматор, блок нелинейности, ключ. Преимуществом устройства является то, что оно позволяет определять оптимальное номинальное значение элемента изделия, раздельнного по логарифмически нормальному закону, обеспечивающее максимум вероятности того, что обобщающий выходной параметр будет находиться в области допустимых значений. Это позволяет уменьшить вероятность изготовления изделий, не отвечающих требуемым техническим характеристикам. 1 ил.

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ОПТИМАЛЬНОГО ПЕРИОДА ТЕХНИЧЕСКОГО ОБСЛУЖИВАНИЯ ИЗДЕЛИЯ, содержащее генератор ступенчатого напряжения, выход которого соединен с входом сумматора, блок нелинейности, выход которого подключен к входу интегратора, выход сумматора соединен с входом первого блока умножения, второй и третий блоки умножения, первый элемент задержки, выход которого подключен к первому входу первого компаратора, первый выход которого соединен с первым входом первого элемента И, выход второго элемента задержки подключен к первому входу ключа, выход которого является выходом устройства, второй компаратор и элемент ИЛИ, отличающееся тем, что, с целью расширения области устройства путем определения номинального значения параметра изделия, распределенного по логарифмически нормальному закону, в него введены генератор линейно изменяющегося напряжения, первый, второй и третий дифференцирующие элементы, первый, второй и третий логарифмирующие элементы, первый, второй и третий вычитатели, первый и второй формирователи импульсов, второй и третий элементы И, третий компаратор, первый и второй элементы памяти, выходы первого, второго и третьего дифференцирующих элементов подключены к первым входам соответственно первого, второго и третьего логарифмических элементов, выход второго из которых соединен с первыми входами первого и второго вычитателей, выход последнего из которых подключен к входу второго блока умножения, выход которого соединен с первым входом третьего компаратора, первый выход которого подключен к первым входам третьего элемента И и второго элемента памяти, выход которого соединен с первым входом третьего вычитателя, выход которого подключен к первому входу первого элемента задержки, выход первого логарифмического элемента соединен с вторым входом первого вычитателя, выход которого подключен к входу третьего блока умножения, выход которого соединен с первым входом второго компаратора, выход которого подключен к первому входу первого элемента памяти и второму входу третьего элемента И, выход которого соединен с входом второго формирователя импульсов, выход которого соединен с вторым входом первого элемента задержки, вторым входом первого элемента И, первым входом второго элемента И и первым входом второго элемента задержки, второй вход которого подключен к выходу первого блока умножения, выход первого элемента И соединен с первым входом элемента ИЛИ, выход которого через первый формирователь импульсов подключен к входу генератора ступенчатого напряжения, первому входу блока нелинейности, второму входу интегратора и входу генератора линейно изменяющего напряжения, выход которого соединен с вторым входом блока нелинейности и вторым входом второго компаратора, выход интегратора подключен к вторым входам первого и второго элементов памяти, выход первого из которых соединен с вторым входом третьего вычитателя, выход которого подключен к второму входу первого компаратора, второй выход которого соединен с вторым входом второго элемента И, выход которого подключен к второму входу ключа, выход сумматора соединен с входом второго дифференцирующего элемента и вторым входом второго логарифмирующего элемента, первый вход первого дифференцирующего элемента и второй вход первого логарифмирующего элемента объединены и являются первым входом устройства, вторые входы сумматора и третьего логарифмирующего элемента и вход третьего дифференцирующего элемента объединены и являются вторым входом устройства, второй вход элемента ИЛИ является третьим входом устройства, выход третьего логарифмирующего элемента соединен с вторым входом второго вычитателя.