ПИКОВЫЙ ДЕТЕКТОР Российский патент 1994 года по МПК H03D1/10 

Изобретение относится к радиотехнике и измерительной технике и может быть использовано для детектирования сигналов с амплитудно-импульсной модуляцией и измерения амплитуды.

Цель изобретения - уменьшение погрешности переключения и упрощение.

На фиг.1 представлена структурная электрическая схема пикового детектора; на фиг. 2 - временные диаграммы узловых устройств; на фиг.3 - один из примеров выполнения пикового детектора.

Пиковый детектор содержит последовательно соединенные элемет задержки 1 и блок 2 сравнения, дифференцирующий элемент 3, последовательно соединенные триггер 4, интегрирующий элемент 5 и буферный каскад 6. Выход буферного каскада 6 соединен с вторым входом блока 2 сравнения, выход блока 2 сравнения соединен с S-входом триггера 4, R-вход триггера 4 соединен с выходом дифференцирующего элемента 3, вход которого соединен с входом элемента 1 задержки.

Пиковый детектор работает следующим образом.

Детектируемые (или измеряемые) импульсы поступают одновременно на вход элемента 1 задержки и дифференцирующего элемента 3. Входные импульсы показаны на фиг.3,а; импульсы с выхода элемента 1 задержки - на фиг.3,б; импульсы с выхода дифференцирующего элемента 3 - на фиг.3, в. Последние поступают на R-вход триггера 4 и с приходом каждого измеряемого импульса обнуляют триггер 4. Импульсы с выхода элемента 1 задержки подаются на первый вход блока 2 сравнения. Если амплитуда их больше постоянного напряжения, подаваемого с выхода пикового детектора на первый вход блока 2 сравнения, то на выходе последнего образуется импульс, подаваемый на S-вход триггера 4 и устанавлиавющий его выходное напряжение в положение 1.

Этим напряжением заряжается конденсатор в интегрирующем элемента 5, постоянное напряжение с выхода интегрирующего элемента 5 через буферный каскад 6 поступает на выход детектора и одновременно на первый вход блока 2 сравнения. Если это напряжение больше амплитуды входных импульсов, то на выходе блока 2 сравнения импульс не образуется и триггер 4 остается в положении 0. При этом происходит разряд накопительного конденсатора в интегрирующем элементе 5 и напряжение на выходе детектора снижается. Таким образом, выходное напряжение поддерживается равным амплитуде входных импульсов, формы напряжения на выходе триггера 4 и интегрирующего элемента 5 показаны на фиг.3,г и 3,д.

Скорость заряда и скорость разряда конденсатора в интегрирующем элементе 5 одинаковы, что обеспечивает максимальное приближение выходного напряжения детектора к амплитуде импульсов как при их возрастании, так и при уменьшении.

Элемент 1 задержки (см. на фиг.3) выполнен в виде интегрирующей цепочки из резистора 19 и конденсатора 9. Постоянная времени этой цепочки должна быть меньше длительности измеряемых импульсов, чтобы на выходе элемента 1 задержки не происходило уменьшение амплитуды измеряемых импульсов. Дифференцирующий элемент 3 содержит конденсатор 10, резистор 11 и операционный усилитель 12.

Блок 2 сравнения выполнен на интегральном компараторе 13. Интегрирующий элемент 5 образован резистором 14 и конденсатором 15. Буферный каскад 6 содержит операционный усилитель 16 и резисторы 17 и 18, определяющие коэффициент усиления буферного каскада 6.

Если система, в которой используется пиковый детектор содержит несколько синхронных последовательностей импульсов, например в мощном радиопередатчике, где выходные продетектированные СВЧ-импульсы отстают от импульсов запуска модулятора, то ранее следующие импульсы можно использовать для обнуления триггера 4. В этом случае исключается элемент 1 задержки, а схема ПД имеет два выхода - измеряемые импульсы подаются на блок 2 сравнения, а импульсы сброса (обнуления) триггера 4 - на дифференцирующий элемент 3.

Изобретение относится к радиотехнике и измерительной технике. Цель - уменьшение погрешности переключения и упрощение при обработке сигналов амплитудно - импульсной модуляции. Для этого в пиковом детекторе со 100%-ной отрицательной обратной связью, содержащем блок 2 сравнения и буферный каскад 6, интегрирующий элемент 5, переключающий блок выполнен на триггере 4, выход которого соединен с интегрирующим элементом 5. Измеряемые импульсы через элемент 1 задержки поступает на блок 2 сравнения, с выхода которого на S-вход триггера 4 (при превышении амплитудой импульса постоянного напряжения). Эти же импульсы через дифференцирующий элемент 3 поступают на R-вход триггера 4, устанавливая его в положение 0. Таким образом, заряд и разряд накопительного конденсатора в интегрирующем элементе 5 происходит в течение всей паузы между импульсами и с одинаковой скоростью, чем обеспечивается максимальное приближение выходного напряжения к амплитуде импульса при ее изменении и изменении расстояния между импульсами. 3 ил.

ПИКОВЫЙ ДЕТЕКТОР, содержащий блок сравнения, выход которого соединен с первым входом переключающего блока, выход которого соединен через интегрирующий элемент с входом буферного каскада, выход которого является выходом пикового детектора и соединен с первым входом блока сравнения, отличающийся тем, что, с целью уменьшения погрешности переключения и упрощения при обработке сигналов с амплитудно-импульсной модуляцией, в него введены элемент задержки и дифференцирующий элемент, входы которых соединены и являются входом пикового детектора, а выходы подключены к вторым входам соответственно блока сравнения и переключающего блока, который выполнен на триггере, S- и R-входы которого являются соответственно первым и вторым входами переключающего блока.