Устройство для измерения нелинейности пилообразного напряжения Советский патент 1992 года по МПК G01R29/02 

Изобретение относится к электроизмерительной технике и предназначено для автоматического измерения коэффициента нелинейности (Н) пилообразных напряжений (ПН), применяемых в телевидении, радиолокации, осциллографии и других областях радиоэлектроники.

Известно устройство для измерения КН 1, которое содержит двухпороговый компаратор напряжения, управляемый источник опорного напряжения и блок измерения временных интегралов. Устройство реализует амплитудно-временной принцип преобразования мгновенной скорости (крутизны) ПН на различных участках прямого хода в длительность временных интервалов At при фиксированной разности AUo порогов срабатывания компаратора с последующим выделением максимального и минимального интервалов времени Д tmaxi Atmih и расчетом значения КН

Ј о . ( A tmax Atmin , V At4- Л t, )

(1)

A tmax + A tmin

Устройство имеет низкую производительности из-за отсутствия автоматизации процессов выбора участков прямого хода, выделения Atmax и A tmin, вычисления Ј.

Известны также устройства 2,3,4,5, б, основанные на данном принципе измерения КН и содержащие формирователь ступенчатых уровней опорного напряжения, преобразователь фиксированного приращения напряжения AU0 на участках прямого хода НП в интервалы времени Ati и блок измерения последних. Уровни опорных напряжений изменяются с надлежащей дискретностью в диапазоне от нуля до UM, чем обеспечивается автоматизация процесса выбора участков прямого хода НП. Выделение интервалов времени Atmax и A tmin, получение их разности и деление ее на полусумму (Atmax + Atmin)/2 в устройствах 2,

3, 4 по-прежнему осуществляется ручным методом. В устройстве 5 процесс выделения и запоминания кодов, пропорциональных Atmax и Atmin, автоматизирован, а для

5 вычисления Ј применен специализированный блок, реализующий соотношение (1). Однако наличие такого блока увеличивает неточность измерения КН из-за неизбежной погрешности аппроксимации выражения (1)

10 в специализированном вычислителе и существенно усложняет структуру устройства.

Цифровой измеритель нелинейности НП, предложенный в б, обеспечивает автоматическое определение интегрального

15 значения КН (т.е. величины Ј) с выдачей результата на цифровой индикатор непосредственно в процентах без применения специализированного вычислительного блока. Подобный прибор дает возможность

20 определять КН не только у непрерывных ПН, нотакже иу кусочно-линейных иГступен- чатых пилообразных напряжений 7. Принцип действия измерителя основан на амплитудно-временном преобразовании

25 ПН и предполагает кодирование и измерение временных интервалов Тпр (длительность прямого хода ПН) и Ati. Последние выделяются двухпороговым компаратором на различных участках прямого хода ПН при

30 фиксированной разности A U0 этих порогов. Алгоритм работы цифрового измерителя КН состоит из следующих операций измере- ние амплитуды UM входного ПН; формирование напряжения А Ц) делением UM на

35 выоранную величину п; преобразование временного интервала ТПр в цифровой код Nnp f0 Тпр/n 10а (где f0 - частота счетных импульсов, формируемых генератором; а - константа); выделение временного интерва40 ла Ati при минимальных значениях порогов срабатывания компаратора Ati AUo/V i (Vi - значение скорости изменения ПН, т.е.

его крутизна на контролируемом участке прямого хода); преобразование временного интервала Дп в относительный цифровой код Ni f0 Ati/Nnp 10a A.ti n/Тпр: получение разности Pi - 10я - 10а 10а(1 Т-тр), так как 1 - Att п/ТПр

пр

Ф

UM

1

-гЈЈ, где Vcp T- --среднее значение круVI.г I ПО

Vcp

7Г

Т И 3 Н Ы

ПН;

i пр

вычисление

5( Vl ) 100% или %

КН как 10-(в-2) . Р|

(при а 2 величина Јi в процентах равна PI, в случае а 3 величина Јi 0,1 Pi); запоминание результата; увеличение значений порогов срабатывания компаратора на величину ступени опорного напряжения; повторение измерения; сравнение его результата с кодом, хранящимся в памяти: смена этого кода на значение нового результата,, если оно больше хранимой информации; очередное увеличение значений порогов срабатывания компаратора и повторение измерения; после окончательного цикла - индикация результата и возврат схемы в исходное состояние.

Данное устройство по технической сущности и достигаемому результату является наиболее близким к изобретению. В его состав (фиг. 1) входят компаратор напряжения 1 (двухпороговый), источник опорного напряжения 2, состоящий из последовательно соединенных амплитудного детектора 3 и делителя напряжения 4. блок синхронизации 5, состоящий из первого элемента 2И 6, второго элемента 2И 7, элемента ИЛИ 8, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9 и тригге- ,ра 10, генератор счетных импульсов 11, делитель частоты 12, управляемый делитель частоты 13, счетчик импульсов 14, блок управления 15, состоящий из первого 16 и второго 17 элементов 4И-НЕ и RS-триггера 18, реверсивный счетчик 19с предварительно установленным на его информационном (управляющем) входе постоянным кодом, первый регистр 20 памяти, цифровой компаратор 21, второй регистр памяти 22, дешифратор 23. цифровой индикатор 24, элемент задержки 25, генератор ступенчатого напряжения 26, причем первый вход амплитудного детектора 3 соединен с сигнальным входом устройства, а выход делителя напряжения 4 связан с вторым входом компаратора 1, выход генератора счетных импульсов 11 соединен с выходом -1 управляемого делителя частоты 13, первые входы элементов4И-НЕ 16 и 17 объединены ,и соединены с входом предварительной ус

тановки управляемого делителя частоты 13 и с его выходом, четвертый вход элемента 4И-НЕ соединен с прямым выходом RS- триггера 18, а четвертый вход элемента 4И- 5 НЕ 17 соединен с инверсным выходом RS-триггера 18, вход -1 реверсивного счетчика 19 подключен к выходу элемента 4И- НЕ 16, а вход +1 - к выходу элемента 4И-НЕ 17, выход переноса реверсивного

10 счетчика 19 подключен к R-входу RS-триггера 18, первые входы элементов блока синхронизации 5 объединены и соединены с входом синхронизации устройства, прямой выход триггера 10 соединен с вторым вхо15 дом элемента 2И 7, инверсный выход триггера 10 соединен с вторыми входами элемента ИЛИ 8 и элемента 2И 6, выход которого подключен к R-входу установки нуля счетчика 14, выход элемента ИЛИ 8 сое20 динен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9 и с R-входом установки нуля делителя частоты 12, вход +1 которого подключен к выходу генератора счетных импульсов 11, а выход соединен с

25 входом +1 счетчика 14, выходы которого соединены с информационными входами управляемого делителя частоты 13, а информационный выход ревеосивногосчетчика 19 соединен с первым входом цифрового ком30 паратора 21 и информационным входом первого регистра памяти 20, выход которого соединен с вторым сходом цифрового компаратора 21 и информационным входом второго регистра памяти 22, выход которого

35 соединен с входом дешифратора 23, подключенного выходом к цифровому индикатору 24.

Недостатком прототипа и устройств 1- 5, 7, реализующих амплитудно-временной

40 метод определения КН, является существенная погрешность измерений КН, вызванная влиянием параметров двухпорогового компаратора на точностные свойства измерителя. Это влияние обусловлено тем, что

45 контролируемое ПН подводится к сигнальному входу компаратора непосредственно. На фиг. 2 приведена его типичная схема. Она содержит два однопороговых компаратора 1 и 2, выпускаемых в виде интеграль50 ных микросхем, сумматор 3, обеспечивающий фиксированную разность напряжений AUo между порогами срабатывания этих компараторов при различных уровнях опорного напряжения U0n, и логи55 ческий элемент И 4. На выходе элемента 4, являющемся также выходом двухпорогового компаратора, устанавливается единичный потенциал только в те моменты времени, когда Un(t) находится между пороговыми уровнями компараторов, т.е. удовлетворяет условию Don Un(t) U0n AU0. К числу основных параметров компараторов, как известно 8, 9, относятся максимально допустимое значение входного напряжения идоптах и коэффициент ослабления синфазного сигнала Параметр идоптах Для серийных интегральных компараторов составляет единицы-десятки вольт. Наибольшего значения, равного 30 В, он достигает у компараторов типов К521САЗ и К554САЗ. Параметр иДОптзх лимитирует величину допустимой амплитуды ПН на пходе измерителя, которая должна удовлетворять очевидному неравенству иМдОП Ufl0nmax- Параметр К0сСф характеризует смещение AUnop порога срабатывания компараторов 1 и 2 (фиг. 2), которое возникает при изменении уровня опорного напряжения Uon, задающего участки ПН, где осуществляется преобразование его фиксированного приращения, равного AU0, в интервалы времени Дп. Наибольшее смещение AUnop получается при максимальном значении Uon (практически равном DM) и может быть оценено с помощью формулы

Коссф 20,.

из которой получается AUnop DM 10 кОСсф/20). В технических условиях на компараторы знакКоссфИе нормируется. Если ориентироваться на худший случай, то смещение AUnop У компараторов 1 и 2 (фиг. 2) следует принять максимальным по величине и противоположным по знаку, Тогда полное изменение разности порогов дискриминации компараторов составит 2 AUnop, или по отношению к величине AU0/UM/n фиксированного приращения ПН 2 AUiop 1ППО/ таГ 100/0 - Коссф/20 )

2 UM 10llPJL,

UH7n

200 П 10(Коссф/20) ,

Число п выбирается исходя из требуемой точности измерений 7 по оценке быстрых- измерений крутизны ПН за время прямого хода. Когда они существенны, например из-за наличия у НП изломов, точек перегиба или выбросов, выбирается п 100. Если же быстрых изменений или перепадов в ПН не ожидается, можно принять п 10. Типичное значение КОССф составляет (70-80) дБ В. Подставляя эти значения в формулу, получают для наибольшего изменения разности порогов дискриминации двухпорого- вого компаратора следующую оценку: (5 (0,6 - 2,5)%. Этому изменению будет соотд ветстоовать максимальная неточность преобразования приращения AU0 ПН в интервале времени ATI, создающая погрешность измерения КН, величина которой тоже равна 5.

Таким образом, при использовании типовой схемы(фиг. 2), двухпорогового компа- ратора имеет место погрешность измерения КН, достигающая 0,6 - 2,5% и

обусловленная синфазной ошибкой серийных компараторов. Кроме того, допустимая амплитуда имДОп контролируемого ПН лимитируется значением 30 В. Между тем у ПН, применяемых в телевидении, осциллографин и радиолокации, амплитуда ПН, как правило, существенно превышает 30 В.

Увеличить допустимую амплитуду ПН можно путем оснащение измерителя КН входным резистивным делителем напряженил. Однако эта мера ухудшит точность всего устройства, так как будет искажаться форма ПН на выходе делителя как из-за шунтирующего влияния со стороны входного сопротивления компаратора, так и за счет

влияния его входных токов. Кроме того, с уменьшением амплитуды ПН на входе компаратора понизится во столько же раз величина приращения AU0. В результате этого возрастает погрешность преобразования

AUo двухгюроговым компаратором в A ti, так как увеличится удельный вес его собственных статических ошибок, в том числе из-за напряжения смещения нуля и конечности коэффициента усиления 8, с. 12. 78.

Другой метод увеличения допустимой амплитуды иМДоп предполагает промежуточное преобразование ПН в ток путем при- менения составного однопорогооого компаратора 10, схема которого показана

на фиг. 3, где приняты следующие обозначения: 5 - операционный усилитель с полевыми входными транзисторами и большим коэффициентом усиления; 6 - компаратор; 7 и 8 - резисторы с одинаковыми сопротивлениями, равными R. На один вход схемы поступает ПН Un(t), преобразуемое в ток h -Mil

R

-, на другой вход подается опорное

напряжение Uon противоположной поляр- и

ности, преобразуемое в ток la -s. Пока

к

г И, открыт диод 9, усилитель 5 работает с малым усилением, его выходное напряжение положительно, а уровень напряжения на выходе компаратора 6 близок к нулю. В момент, когда И 2, выходное напряжение усилителя 5 проходит через нуль, изменяя свой знак на отрицательный. Диод 9 закрывается, в результате чего коэффициент усиления элемента 5 резко возрастает. Если теперь напряжение Un{t) превысит Uon на несколько десятков микровольт, то напряжение на выходе усилителя 5 станет меньше нуля на десятые доли вольта, При этом на выходе компаратора 6 установится высокий (единичный) уровень напряжения.

Важная особенность компаратора на фиг. 3 заключается в отсутствии синфазного сигнала на входе усилителя 5 и погрешности, вызванной этим сигналом. Поэтому работоспособность такого компаратора сохраняется даже при амплитудах пилообразного и ступенчато-пилообразного опорного напряжения, превышающих 100 В. Другой его особенностью является высокая чувствительность. На фиг. 4 приведена схема двухпорогового компаратора без синфазных сигналов, содержащая два составных компаратора. Она включает в себя операционные усилители 11, 12, компараторы 13, 14, резисторы 15-19 с одинаковыми сопротивлениями R, кремниевые диоды 20-23 и элемент неравнозначно- с.ти 24 (ИСКЛЮЧАЮЩЕЕ ИЛИ). Напряжения Un(t) и Uon, поступающие на два входа схемы, преобразуются соответственно в токи Н . 2 -тг- Напря- кк

жение AUo, подводимое к третьему входу,

с. AUo

преобразуется в ток 1з -„- задающий

фиксированный сдвиг между порогами переключения усилителей 11. 12. Этот сдвиг преобразуется компараторами 13. 14 во временной интервал Л ti, в течение которого ПН изменяется на величину AUo. Последний, в свою очередь, преобразуется элементом 24 в уровень выходного напряжения. Высокий (единичный) уровень формируется пороговым компаратором при условии Uon Un(t) Uon + AUo.

Приведенная схема допускает большие амплитуды напряжений Un(t), U0n на своих входах, но предъявляет максимально жесткие требования к стабильности и равенству сопротивлений резисторов 15-19, так как их вероятные отклонения создают погрешность преобразования AU0 в интервал времени Ati. Можно показать, что ее величина в процентах составляет 5р п, где дъ - отклонение сопротивления от значения R за счет временной и температурной нестабильности, а также из-за технологического разброса. Задавшись типичной для прецизионных измерительных резисторов величиной R 0,07% с учетом п 10 - 100 получают для оценки данной погрешности значение 0,7 - 7%. Оно характеризует возможную ошибку измерения КН при использовании двухпорогового компаратора, выполненного по схеме фиг. 4. Следует заметить, что эта ошибка получается боль- 5 ше синфазной погрешности измерения КН, имеющей место при использовании типовой схемы двухпорогового компаратора (фиг. 2).

Расширение динамического диапазона

0 входных напряжений у серийных компараторов может быть достигнуто введением следящих обратных связей (ОС) по цепи питания 8, с.32. Эти связи позволяют исключить большую синфазную составляющую

5 между входами компаратора. Однако последняя передается на его выход почти без ослабления через следящую цепь ОС. Поэтому выходной сигнал компаратора со следящим питанием будет представлять собой

0 совокупность двух напряжений - пилообразного Un(t) и импульсного, формируемого самим компаратором. Задача последующего отделения низковольтного импульсного сигнала от высоковольтного ПН сложна и

5 технологически трудноразрешима.

Изложенное выше позволяет сделать следующий вывод. В прототипе и других известных устройствах 1-6,5,7 существует погрешность измерения КН порядка (0,6 0 2,5)%, обусловленная синфазной ошибкой интегральных компараторов. Кроме того, допустимая амплитуда контролируемого ПН лимитируется характеристиками данных компараторов на уровне порядка 30 В. При5 менение известных методов увеличения UM до 100 В и более приводит к ухудшению точности устройств и появлению ошибок измерения КН, составляющих в среднем единицы процента.

0Другим недостатком прототипа является низкая производительность измерений. Так, на определение одного текущего значения КН необходимо время 2 Тпр. Следовательно длительность измерительного

5 цикла у прототипа равна 2 ТПр т, где т - 40-100 - количество текущих измерений в цикле 6. Таким образом, для измерения интегральной нелинейности генератора П Н телевизионной кадровой развертки может

0 потребоваться примерно 4 с при длительности периода развертки 0,02 с.

Определенным недостатком прототипа является невозможность определения КН на любом произвольно выделенном участке

5 прямого хода ПН, так как в течение измерительного цикла верхний порог срабатывания (порог дискриминации) компаратора изменяется автоматически от минимального значения, равного AU0 (при нулевом значении опорного напряжения), до

максимального, равного UM, по ступеням. Величина ступени AUci должна в свою очередь удовлетворять условию 6

I I - -1-Г1 ист -

UM A Uc

пл

(2)

где m 40-100 - количество текущих измерений в цикле, т.е. целое число. Нарушение условия (2) по каким-либо причинам вызывает несовпадение максимального значения верхнего порога дискриминации (равного m Л UCT + A U0) с амплитудой ПН. Это приводит к тому, что длительность последнего (в измерительном цикле) временного интервала Atm определяется не по срабатыванию двухпорогового компаратора, а по окончанию прямого хода Тпр ПН и может оказаться значительно меньше длительности прочих интервалов времени Ati. По этой причине последний результат измерения Р 10а 10d Atn

n

i пр

- может оказаться при положительном КН значительно больше прочих текущих результатов и будет ошибочно восприниматься регистрами памяти как интегральное (наибольшее) значение КН у контролируемого ПН.

Необходимость жесткого ограничения величины AlJcr в соответствии с условием (2) и невозможность измерения КН на выбранном участке прямого хода ПН существенно ограничивают функциональные возможности прототипа.

Целью изобретения является повышение точности и производительности измерений, а также расширение функциональных возможностей.

Указанная цель достигается тем, что в устройство для измерения нелинейности пилообразного напряжения, содержащее компаратор напряжения и источник опорного напряжения, состоящий из последовательно включенных амплитудного детектора и делителя напряжения, причем первый вход .амплитудного детектора соединен с сигнальным входом устройства, а выход делителя напряжения связан с вторым входом компаратора напряжения, генератор счетных импульсов, управляемый делитель частоты, причем выход генератора счетных импульсов соединен со входом -1 управляемого делителя частоты, блок управления, состоящий из первого и второго элементов 4И-НЕ и RS-триггера, причем входы элементов 4И-НЕ объединены и соединены с входом предварительной установки управляемого делителя частоты и с выходом управляемого делителя частоты четвертый вход первого элемента 4И-Н Е соединен с. прямым выходом RS-триггера а четвертый вход второго элемента 4И-НЕ соединен с

инверсным выходом RS-триггера, реверсивный счетчик, которого подключен к выходу первого элемента 4И-НЕ. а вход +1 - к выходу второго элемента 4И-НЕ,

выход переноса реверсивного счетчика подключен к R-входу RS-триггера, первый и второй регистры памяти, цифровой компаратор и последовательно включенные дешифратор и индикатор, де0 литель частоты и счетчик, блок синхронизации, состоящий из триггера, элементов ИЛИ, ИСКЛЮЧАЮЩЕЕ ИЛИ и первого и второго элементов 2И, первые входы элементов блок синхронизации объединены и

5 соединены с входом синхронизации объединены и соединены с входом синхронизации устройства, прямой выход триггера соединен с вторым входом элемента 2И, инверсный выход триггера соединен с вторы0 ми входами элемента ИЛИ и второго элемента 2И, выход которого подключен к R-входу установки нуля счетчика, выход элемента ИЛИ соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с R-входом

5 установки нуля делителя частоты, вход +1 которого подключен к выходу генератора счетных импульсов, а выход соединен с входом +1 счетчика, выходы которого соединены с информационными входами

0 управляемого делителя частоты, а информационный выход реверсивного счетчика сое- динен с первым входом цифрового компаратора и информационным входом первого регистра памяти, выход которого

5 соединен с вторым . входом цифрового компаратора и информацион-1 ным входом второго . регистра памяти, выход которого соединен с дешифратором, дополнительно введены конденса0 тор/первый ключ, буферный каскад. формирователь импульсов, ограничитель напряжения, две схемы регулируемой временной задержки, соединенные между собойпоследовательно,

5 дифференциатор-инвертор, второй ключ, третий элемент 2И, а также элементы 2И- НЕ. ЗИ-НЕ и 4И, при этом вход синхронизации устройства через схемы регулируемой временной задержки соединен с первым

0 входом элемента 2И-НЕ. второй вход которого через второй ключ связан с общей шиной измерителя, сигнальный вход устройства через конденсатор подключен к входу буферного каскада и к выводу первого

5 ключа, второй вывод которого заземлен, выход буферного каскада спязан с первым входом компаратора напряжения, его выход через формирователь импульсов соединен с четвертым входом элемента 4И, первый вход которого объединен с вторым входом

элемента ЗИ-НЕ и связан с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход элемента 4И объединен с вторым входом третьего элемента 2И и подключен к выходу ограничителя напряжения, соединенного своим входом с выходом амплитудного детектора, третий вход элемента 4И объединен с третьим входом элемента ЗИ-НЕ и подключен к выходу элемента 2И-НЕ, выход элемента 4И связан с управляющим входом первого ключа, объединенными третьими входами элементов 4И-НЕ, S-входом RS- триггера и входом дифференциатора-инвертора, дифференцирующий выход которого соединен с установочным входом реверсивного счетчика, а инвертирующий выход диф- ференциатора-инвертора связан с входом управления первого регистра памяти, R- вход установки нуля которого подключен к выходу первого элемента 2И, вход управления второго регистра памяти соединен с выходом третьего элемента 2И, первый вход которого объединен с вторым входом амплитудного детектора и подключен к выходу второго элемента 2И, первый и второй входы элементов 4И-НЕ объединены, выход цифрового компаратора подключен к первому входу элемента ЗИ-НЕ, выход последнего связан с разрешающим входом первого регистра памяти, а управляющий вход второго ключа является одновременно режимным входом всего устройства.

Сущность изобретения заключается в том, что вся длительность прямого хода ТПр ПН разбивается на m примыкающих друг к другу участков (т 40-100). На каждом участке из входного ПН выделяется импульс напряжения пилообразной формы с амплитудой UM/m и крутизной, равной скорости изменения ПН на данном участке его прямого хода. Эти импульсы, следующие друг за другом, поступают на сигнальный вход компаратора. Таким образом, амплитуда напряжения на данном входе уменьшается в 40-100 раз в сравнении с прототипом. Это позволяет увеличить допустимую амплитуду контролируемого ПН примерно в m раз без оснащения устройства входным резистив- ным делителем или другими элементами (фиг. 4), расширяющими его динамический диапазон и, как отмечалось выше, одновременно ухудшающими точность измерения КН у высоковольтных ПН.

Другой особенностью предлагаемого устройства является использование в нем однопорогового (серийного интегрального) компаратора и постоянного по величине опорного напряжения, поступающего на опорный вход данного компаратора. В известном устройстве применяется двухпороговый компаратор, а опорное напряжение в течение измерительного цикла меняется равномерно-ступенчато от нуля до UM. Последнее вызывает гюгрешность определения КН порядка 0.6-2,5% из-за синфазной ошибки компараторов. В предлагаемом устройстве благодаря постоянству опорного напряжения указанная погрешность исключена.

Для реализации данных технических решений, повышающих точность измерения КН, контролируемое ПН подается на сигнальный вход компаратора через конденсатор, напряжение Uc(t) которого в четные

5 периоды ПН нарастает равномерно-ступенчато от нуля до UM. Поскольку напряжение на сигнальном входе компаратора определяется как разность Un(t) - Uc(t), то в четные периоды ПН оно будет представлять собой

0 серию из m импульсов пилообразной формы (т 40-100 - число измерений в цикле), Последние имеют амплитуду (пиковое значение), равную Uw/m, причем каждый импульсповторяетизменение

5 контролируемого ПН на соответствующем участке его прямого хода.

Для того чтобы сформулировать следующую техническую особенность предлагаемого устройства, следует учесть, что в

0 прототипе на измерение каждого текущего значения КН затрачивается два периода ПН. Так, измерение Јi, проводимое на начальном участке ПН при минимальной величине опорного напряжения, заканчивается

5

с приходом третьего синхроимпульса, который изменяет состояние.триггера 10(фиг. 1), осуществляет сброс счетчика 14 и установку триггера 19, а также вызывает увеличение опорного напряжения на величину одной

0 ступени. Измерение Ё,г на следующем участке ПН заканчивается с появлением пятого синхроимпульса, по которому осуществляется аналогичная подготовка прототипа к выполнению очередного измерения текуще5 го значения КН, и т.д. В предлагаемом устройстве для подготовки его узлов к измерению (I + 1)-го текущего значения КН и для записи в регистр памяти 20 результатов 1-го измерения используется время гз,

0 затрачиваемое на зарядку конденсатора, в процессе которой напряжение Uc i увеличивается на одну ступень до значения Uc | + 1 Процесс зарядки начинается пракп тически одновременно с получением кода i-ro значения КН и не превышает по времени 0,01 % длительности Тпр прямого хода ПН. Следовательно, потери времени г3, затрачиваемые на подготовку предлагаемого устройства к текущему измерению, ничтожно

малы. Это важное обстоятельство позволяет выполнить измерение КН на всех m участках прямого хода ПН за один второй период контролируемого пилообразного напряжения. Таким образом, совмещение во времени процесса зарядки конденсатора с подготовкой узлов предлагаемого устройства к текущему измерению повышает производительность устройства в m раз по сравнению с прототипом, При этом частота fo счетных импульсов в данном устройстве остается такой же, как и в прототипе.

Еще одним отличием предлагаемого устройства от известного является его способность измерять интегральное значение КН на любом по длительности выделенном участке прямого хода ПН. Это расширяет функциональные возможности устройства, так как становится возможным определение характера КН в пределах прямого хода ПН, нахождение точек максимума и минимума этого параметра, точек перегиба и т.д.

На фиг. 1 изображена функциональная схема прототипа; на фиг. 2 - типичная схема двухпорогового компаратора напряжения: на фиг. 3 - схема составного однопорогово- го компаратора; на фиг. 4 - схема двухпоро- гового компаратора без синфазных сигналов; на фиг. 5 - функциональная схема предлагаемого устройства; на фиг, 6 - вре- менные диаграммы, поясняющие его работу; на фиг. 7 - схема амплитудного детектора; на фиг. 8 - схема дифференциатора-инвертора; на фиг. 9 - схема формирователя импульсов; на фиг. Ю - схема ограничителя напряжения.

Устройство для измерения нелинейности пилообразного напряжения (фиг. 5) содержит компаратор напряжения 1, имеющий два входа - сигнальный (вход 1) и опорный (вход 2), источник опорного напряжения 2, состоящий из последовательно соединенных амплитудного детектора 3 и делителя напряжения 4, блок синхронизации 5, состоящий из первого элемента 2И 6, второго элемента 2И 7, элемента ИЛИ 8. элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9 и триггера 10, генератор счетных импульсов 11, делитель частоты 12, управляемый делитель частоты 13, счетчик импульсов 14, блок уп- равления 15, состоящий из первого элемента 4И-НЕ 16. второго элемента 4И-НЕ 17 и RS-триггера 18, реверсивный счетчик 19 с предварительно установленным на его информационном входе постоянным кодом. первый регистр памяти 20, цифровой компаратор 21, второй регистр памяти 22, дешифратор 23, цифровой индикатор 24, элемент ЗИ-ИЕ 25, конденсатор 26, буферный каскад 27, первый ключ 28, формирователь импуль

сов 29, элемент4И 30, третий элемент2И 31, ограничитель напряжения 32, элемент 2И- НЕ 33, дифференциатор-инвертор 34, две схемы регулируемой временной задержки 35 и 36, соединенные между собой последовательно, а также второй ключ 37, причем прямой выход триггера 10 соединен с вторым входом элемента 7. инверсный - с вторыми входами элемента 2И 6 и элемента ИЛИ 8, выход которого образует первый выход блока синхронизации 5 и соединен с входом сброса счетчика 12. и вторым входом элемента 9, первый вход которого объединен с входом синхронизации устройства, со счетным входом триггера 10, а также первыми входами элементов 6, 7 и 8. выход элемента 9 образует второй выход блоки синхронизации, выход элемента 7 - третий, а выход элемента 6 - четвертый выход блока 5, первый и второй входы амплитудного детектора 3 являются одновременно первым и вторым входами источника опорного напряжения 2, выход источника 2 образован выходом делителя напряжения 4, выход генератора 11 соединен с входом +1 делителя 12 и с вычитающим входом -1 делителя 13, выход делителя 12 соединен со счетным входом +1 счетчика 14, разрядные выходы которого соединены с информационными входами делителя 13, выход которого подключен к С-входу установки делителя 13 и к первому входу блока управления 15, образованному объединенными первыми и вторыми входами элементов 4И- НЕ 16 и 17, третьи входы элементов 4И-НЕ 16 и 17 образуют второй вход блока, четвертый вход элемента 4И-НЕ 16 соединен с прямым выходом триггера 18, инверсный выход которого соединен с четвертым входом элемента 4И-НЕ 17, S-вход триггера 18 является четвертым входом блока 15 и соединен с выходом счетчика 19, вычитающий вход -1 которого присоединен к выходу элемента 4И-НЕ 16, суммирующий вход +1 - к выходу элемента 4И-НЕ 17. разрядные выходы счетчика 19 соединены с информационным входом первого регистра 20 и первым входом цифрового компаратора 21. выход которого через элементЗИ-НЕ 25связан с разрешающим V-входом регистра 20, выход последнего присоединен к второму входу цифрового компаратора 21 и к информационному входу второго регистра 22, выход которого соединен с цифровым индикатором 24 через дешифратор 23, а сигнальный вход устройства через конденсатор 26 соединен с буферным каскадом 27 и выводом первого ключа 28, второй вывод которого заземлен, выход буферного каскаш

да 27 присоединен к первому входу компаратора 1, выход которого через формирователь импульсов 29 подключен к четвертому входу элемента 4И 30, его первый вход и второй вход элемента 25 связаны с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9, второй вход элемента 30 и второй вход элемента 2 И 31 подключены к выходу ограничителя напряжения 32, соединенного своим входом с выходом амплитудного детектора 3, третий вход элемента 30 и третий вход элемента 25 подключены к выходу элемента 2И-НЕ 33, выход элемента 30 связан с управляющим входом первого ключа 28, вторым и третьим входами блока синхронизации 15 и входом дифференциатора-инвертора 34, его дифференцирующий выход соединен с установочным входом счетчика 19, а инвертирующий выход связан с входом управления регистра 20, вход управления регистра 21 соединен с выходом элемента 31, вход синхронизации устройства через последовательно соединенные схемы временной задержки 35 и 36 связан с первым входом элемента 2И-НЕ 33, второй вход которого через второй ключ 37 присоединен к общей шине устройства, а управляющий вход второго ключа 37 является одновременно режимным входом всего устройства.

Все логические элементы устройства, триггеры, счетчики, генератор счетных импульсов, дифференциатор-инвертор и дешифратор реализуются на микросхемах серии К155(К133), цифровой индикатор выполняется на полупроводниковых светодио- дах, компаратор 1 реализуется на микросхеме К521САЗ, регистры памяти 20 и 22 - на микросхеме К155ИР15, цифровой компаратор-на микросхеме К555СП1, ключи 28 и 37 - на микросхеме К590КН5, форми- рователь 29 выполняется на микросхеме К155АП, в амплитудном детекторе 3 используются операционные усилители типа К140УД6, в ограничителе напряжения 32 и буферном каскаде 27 - операционные уси- лители типа К544УД2Б, элементы регулируемой временной задержки 35 и 36 реализуются по типовой схеме, делитель напряжения 4 выполняется на основе рези- стивных цепей

- На фиг. 6 приняты следующие обозначения: 38 - последовательность импульсов синхронизации на входе СИ измерителя; 39 - импульсная последовательность на инверсном выходе триггера 10: 40 - импульс- ная последовательность на выходе элемента ИЛИ 8: 41 - импульсная последовательность на выходе второго элемента И 7; 42 - импульсная последовательность на прямом выходе триггера 10; 43 - импульс

Ю

15

20

25

4045 50

5530

35

ная последовательность на выходе элемента И б; 44 - импульсная последовательность на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9; 45 - импульсная последовательность на выходе делителя частоты 12; 46 - пилообразное напряжение на входе ПН устройства; 47 - форма напряжения на конденсаторе 26. изображенная пунктирной линией; 48 - форма напряжения на выходе делителя напряжения 4; 49 - форма напряжения на входе буферного каскада 27; 50 - импульсная последовательность на выходе компаратора 1; 51 - импульсная последовательность на выходе формирователя 29; 52 - импульсная последовательность на выходе ограничителя напряжения 32; 53 - импульсная последовательность на выходе элемента 4И 30; 54 - импульсная последовательность на дифференцирующем выходе элемента 34;

55- импульсная последовательность на выходе элемента 4И-НЕ 16 блока управления;

56- импульсная последовательность на выходе реверсивного счетчика 19; 57 и 58 - импульсная последовательность на прямом и инверсном выходах триггера 18 блока управления: 59 - импульсная последовательность на выходе элемента 4И-НЕ 17 блока управления; 60 - импульсная последовательность на инвертирующем выходе элемента 34; 61 - импульсная последовательность на выходе первой схемы регулируемой временной задержки 35; 62 - импульсная последовательность на выходе второй схемы регулируемой временной задержки 36; 63 -форма напряжения на входе Режим измерителя; 64-импульсная последовательность на выходе элемента 2И-НЕЗЗ.

Высоковольтный амплитудный детектор 3 (фиг. 7) выполнен по типовой схемы 8, с.202, но транзистор в ней заземлен на диод 68. С помощью ключа 71 амплитудный детектор приводится в исходное состояние перед началом каждого измерительного цикла. Для этого запоминающий конденсатор 70 разряжается до нуля с появлением импульса сброса, приходящего на второй вход детектору с выхода элемента 2И 7. Диоды 67 и 69 обеспечивают переход операционного усилителя 66 в режим повторителя выходного напряжения ивых после прохождения ПН своего амплитудного значения UM. При этом на входах и выходах усилителя 66 устанавливаются примерно одинаковые напряжения, близкие по величине к 11вых UM. Таким путем в схеме (фиг. б) исключается появление перенапряжений между выходами усилителя 66, которые бы иначе возникли, например, во время обратного хода ПН. Общий коэффициент передачи амплитудного детектора равен единице. Элементы 74-79 введены для повышения допустимого входного напряжения у детектора до 100 В и более путем создания цепи следящей обратной связи по напряжению питания 11, с. 93, 94, 104. Из фиг. 7 видно, что дифференциальное напряжение питания операционных усилителей 66, 72 равно падению напряжения на стабилитронах 75,76. определяемому как разность напряжений Um - Una- Последние отсчитываются от уровня Увых и поэтому плавают относительно общей шины устройства, повторяя изменения напряжения Овых. В результате этого дпя широкого диапазона напряжений 1)вых. а значит, и амплитуд UM ПН сохраняются примерно неизменными напряжения между выводами операционных усилителей 66,72, т.е. не нарушается режим этих усилителей, В частности, при использовании высоковольтного транзистора типа КТ940А, стабилитронов типа Д914Г и источников питания +Е и -Е с ЭДС 300 В максимальная величина входного напряжения у амплитудного детектора 3 составляла 210 В и ограничивалась напряжением пробоя транзистора 74.

Дифференциатор-инвертор 34 (фиг. 8) содержит два элемента И-НЕ 80, 81, резистора 82 и конденсатор 83, образующие хронирующую цепь. Схема вырабатывает два импульса. Один из них укороченный отрицательный длительностью 0,035 мкс формируется по фронту входного сигнала и обеспечивает уверенную запись в реверсивный счетчик 19 кода, присутствующего на его информационных входах. Другой импульс является инверсией сигнала UDx и используется для управления работой первого регистра памяти 20. Формирователь импульсов 29 построен на микросхеме 84 типа К155АП (фиг. 9). Запуск формирователя осуществляется отрицательным перепадом напряжения, приходящим на вход А с выхода компаратора 1. Длительность выходного отрицательного импульса формирователя 29 задается навесными элементами 85. 86. В состав ограничителя напряжения 4 (фиг. 10) входят операционный усилитель 87, включенный по схеме повторителя напряжения, и фиксирующая цепь на балластном резисторе 88 и диодах 89 и 90. Пока выходное

напряжение амплитудного детектора 3, а значит, и напряжение Un(t) меньше ЭДС Ei, диоды 89 и 90 закрыты и влияние их на работу схемы не проявляется. Когда напряжение на выходе амплитудного детектора 4 становится больше Ei, отпирается диод 90. При этом напряжение на прямом входе уси- пигеля 87 и на выходе ограничителя 4 фик-

0

5

0

5

0

сируется на безопасном для логических микросхем уровне, близком к +5,0 В. Буферный каскад 27 представляет собой повторитель напряжения, реализованный по типовой схеме на операционном усилителе, обладающем большим коэффициентом усиления и малыми входными токами.

Работа предлагаемого устройства основана на принципе амплитудно-временного преобразования сигнала и сводится к измерению и кодированию интервалов времени ТПр и Дй. Последний выделяется на различных участках прямого хода ПН однопорого- вым компаратором при фиксированной величине опорного напряжения, равного

Uon AUo - -- , где m - коэффициент деления делителя 4. Поскольку UM и Ди0 - величины, пропорциональные и постоянные для измеряемого ПН, измерение интервалов ТПр и Ati дает достаточную информацию о крутизне ПН V( AUo/Ati на контролируемом участке его прямого хода и средней за период скорости изменения ПН Vcp UM/Tnp. Интервал времени Тпр заполняется счетными импульсами, следующими с частотой F f0/m 10а, и преобразуется в цифровой код Nnp Тпр fo/m . 10а. Временной интервал ti заполняется импульсами с частотой F fo/Nnp m 10а/ТПр и преобразуется в относительный цифровой код NI Ati х

10а Vcp/Vi. О.н несет информаI пр

5

0

цию о текущем значении коэффициента нелинейности ПН, определяемом как

Vc Vj Ni

(%) ()-юо()1оо,

Vi

или с учетом того, что

S(%)

юа

10

(3)

45

Интегральное (наибольшее) значение КН равно

0

5

./ОМ-

|(/0 ю (-2)

10 или, в частности, при а 2

Ј(%)100-Цт,

где Nim - экстремальное число относительно Nnp, определяемое из условия (Nnp - Ni)max.

Алгоритм работы предлагаемого устройства при измерении интегрального значения КН включает следующие операции: измерение амплитуды UM контролируемого ПН; формирование опорного напряжения Uon AUo делением амплитуды UM на выбранную величину т; преобразование временного интервале ТПр в цифровой код Nnp;

выделение интервала времени Лм на начальном участке прямого хода ПН; преобразование Ли в относительный цифровой код Ni; вычисление коэффициента нелинейности Јi (%) на начальном участке ПН по выбранной величине а : Јi (%) 10() (10а - Ni); запоминание этого результата; запоминание значения ПН, соответствующего моменту времени Ац. т.е. величины Un( Att) Ди0; получение разнести Un(t) - Un(Ati); повторение измерения и вычисление КН |г (%) на втором участке ПН; смена кода Јi. хранящегося в памяти, на код Ј2. если значение последнего больше хранимой информации; очередное запоминание значения ПН. соответствующего времени Ati+ At2.T.e Un(ti+ + Д т.2) 2 . AU0: получение разности Un(t) - Un( Ati + At2) и повторение измерения; после окончания измерительного цикла - индикация результата; возврат схемы в исходное состояние.

В соответствии с изложенным алгоритмом предлагаемый измеритель работает следующим образом. При включении общего источника питания происходит обнуление разрядов регистра 22 и ориентация триггера 10 в нулевое положение. Эти операции выполняются автоматически с помощью известных схем, не приведенных на фиг. 5. Вход делителя частоты 12 закрыт высоким уровнем напряжения, проходящим через элемент ИЛИ 8 с инверсного выхода триггера 10 (временные диаграммы 40, 45). Амплитудный детектор 3 устанавливается в нулевое состояние. При этом напряжения на выходах делителя 4 и ограничителя 32 тоже равны нулю (временные диаграммы 48, 52). а на выходах элементов 2И 31 и 4И 30 они соответствуют нулевому логическому уровню (временная диаграмма 53). Сигнал логического нуля с элемента 4И 30 замыкает ключ 28. ориентирует RS-триггер 18 по S- входу положение 1 и запрещает прохождение импульсов через элементы 4И-НЕ 16 и 17. На выходе буферного каскада 27 устанавливается нулевое напряжение (временная диаграмма 49), а на выходах элементов 16.17 и на прямом выходе RS-триггера 18- сигналы единичного уровня (диаграммы 55. 59 и 57). Нулевой сигнал с выхода элемента 2И 31 поступает на С-вход второго регистра памяти 22, хранящего в разрядах нулевой код, который отображается в системе дешифратор 23 - цифровой индикатор 24. Начальный уровень напряжения на выходе элемента 2И-НЕ 33 зависит от режима работы устройства. В режиме измерения интегрального значения КН второй ключ 37 постоянно замкнут. При этом на третьи входы элементов-4И 30 и ЗИ-НЕ 25 поступает с

выхода схемы 2И-НЕ 33 напряжение логической единицы (временная диаграмма 64 до момента времени т.з).

Цикл измерения интегрального значе- 5 ния КН начинается с появления первого синхроимпульса Uc. который через элемент 2И 7 (временная диаграмма 41) обнуляет счетчик 14, замыкает ключ 71 (фиг. 7) у амплитудного детектора 3, но не изменяет со0 стояние элемента 2И 31, заблокированного по второму входу нулевым напряжением ограничителя 32. Кроме того, первый синхроимпульс устанавливает на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, на первом входе

5 элемента 4И 30 и на втором входе элемента ЗИ-НЕ 25 низкий уровень напряжения (временная диаграмма 44). При этом подтверждается нулевое состояние элемента 4И 30, а на выходе элемента ЗИ-НЕ 25 появляется

0 сигнал логической 1, запрещающий запись информации в регистр временного хранения 20.

По срезу первого синхроимпульса триггер 10 изменяет свое состояние (временные

5 диаграммы 39, 42), открывается через элемент 8 вход делителя частоты 12, начинается счет его выходных импульсов счетчиком 14. Делитель частоты 12 имеет коэффициент деления m 10а. и на его выходе формиру0 ется частота следования импульсов F f0/m 10а (временная диаграмма 45), где fo - частота генератора счетных импульсов 11. Одновременно с окончанием первого синхроимпульса на сигнальном входе уст5 ройства появляется пилообразное напряжение (временная диаграмма 46). Амплитудный детектор 3 повторяет текущие значения ПН. Ограничитель напряжения 32 повторяет Un(t), пока оно меньше, чем у ис0 точника +Ei (см. фиг. 10). При Un(t) Ei выходной сигнал ограничителя 32, поступающий на вторые входы элементов 30, 31, фиксируется на уровне логической единицы (диаграмма 52). На первых входах данных

5 элементов и на их выходах сигнал имеет нулевой уровень. Поэтому элементы 4И-НЕ 16. 17 по-прежнему заблокированы. Реверсивный счетчик 19 не считает. Конденсатор 26 заряжается через низкое сопротивление

0 открытого первого ключа 28, при этом выходное напряжение буферного каскада 27 почти не отличается от нуля (временная диаграмма 49).

С появлением второго синхроимпульса

5 начинается обратный ход ПН (временная диаграмма 46), амплитудный детектор 3 переходит в режим запоминания амплитуды ПН DM. на втором входе компаратора 1 устанавливается опорное напряжение A U0 (временная диаграмма 48), запирается через

элемент 8 вход делителя частоты 12 (временные диаграммы 40, 45), в счетчике 14 и на информационном D-входе управляемого делителя частоты 13 фиксируется код Nnp ТПр . F ТПр / fo/m . 10а. С этого момента элемент 13 начинает делить выходную частоту f0 генератора 11 на число Nnp. В результате на выходе счетчика 13 и на объединенных первом и втором входах схем 4И-НЕ 16, 17 появляется последователь- ность импульсов с частотой Р WNnp mx «10а/ТПр. Кроме того, по фронту второго синхроимпульса через элемент 2И 6 обнуляется первый регистр памяти 20 и на В-входе цифрового компаратора 21 устанавливается на- чальный нулевой код.

С окончанием второго синхроимпульса и появлением на сигнальном входе устройства второго импульса ПН триггер 10 возвращается в нулевое состояние (временные диаграммы 39, 42), а на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9 формируется перепад напряжения до уровня логической 1 (диаграмма 44). Он повторяется схемой 4И 30, при этом на дифференцирующем выходе элемента 34 возбуждается короткий отрицательный импульс (временная диаграмма 54), по которому в реверсивный счетчик 19 записывается код числа 10а, установленный на его управляющем D-входе. Сигналом логической 1 от элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9 разблокируется третий вход элемента 4И-НЕ 16, на четвертом входе которого тоже присутствует еди- ничный уровень напряжения. На высокоом ный вход буферного каскада 27 начинает поступать через конденсатор 26 пилообразное напряжение Un(t), а на вычитающий вход счетчика 19 через элемент 4И- НЕ 16 поступают импульсы с выхода управляемого делителя частоты 13. Коэффициент передачи буферного каскада 27 равен 1, поэтому на его

выходе появляется ПН (временная диаг- рамма 49), повторяющее изменения контролируемого напряжения Un(t). На выходе реверсивного счетчика 19 формируется код разности между числом 10а и количеством поступающих на его вычитающий вход им- пульсов, т.е. формируется значение Јi 10а- N1 начального участка ПН. Если число импульсов NI, укладывающихся в интервале ti, оказалось больше числа 10а, записанного в счетчик 19. то в момент равенства NI 103 на его выходе переноса 0 появляется импульс, опрокидывающий триггер 18 (временные диаграммы 56-58). В результате происходит переключение элементов 4И- НЕ 16 и 17 таким образом, что теперь счетные импульсы поступают на суммирующий

вход реверсивного счетчика 19 через элемент 4И-НЕ 17 (временная диаграмма 59). К концу интервала времени Дц ПН и напряжение на выходе буферного каскада 27 достигают значения AU0 (временная иаграмма 49) на втором входе компаратора 1, что приводит к его срабатыванию. Перепадом выходного напряжения компаратора 1 запускается формирователь отрицательного импульса 29 (временные диаграммы 50. 51), длительность которого мала в сравнении с длительностью интервала Ati. Поступая на четвертый вход схемы 4И 30. этот импульс создает на ее выходе аналогичный по длительности первый отрицательный импульс (временная диаграмма 53). С его появ- лением возвращается в единичное состояние по S-входу RS-триггер 18 (диаграммы 57,58), замыкается ключ 28, в результате чего входное и выходное напряжения буферного каскада 27 падают почти до нуля (диаграмма 59) и запираются элементы 4И- НЕ 16,17. Происходит быстрая зарядка конденсатора 26 до напряжения Uc Un(Ati) Ди0 через малое сопротивление открытого ключа 28 (временная диаграмма 47, выделенная пунктиром). Кроме того, на выходе реверсивного счетчика 19 фиксируется итоговая разность , которая сравнивается цифровым компаратором 21 с нулевым кодов на его В-входе. На выходе-переноса компаратора 21 возникает единичный уровень напряжения, на входах схемы 25 происходит совпадение единиц, которое формирует на ее выходе нулевой сигнал, разрешающий запись измеренного значения Јч нелинейности ПН в регистр 20. Эта запись осуществляется по переднему фронту первого положительногр импульса, который формируется дифференциатором- инвертором 34 на его инвертирующем выходе (диаграмма 60 и фиг. 8), и поступает на С-вход регистра 20. С появлением на выходе данного регистра и на В-входе компаратора 21 записанного кода сигнал на выходе переноса компаратора 21 принимает нулевое значение, а на выходе элемента 25 - единичное значение, запрещающее запись информации в регистр 20, который переходит в режим хранения значения Јi.

Таким образом, к моменту окончания первого импульса формирователя 29 конденсатор 26 заряжен до напряжения Ди0, а в регистр памяти 20 временного хранения записано значение Јi нелинейности на интервале Дц. По заднему фронту импульса формирователя 29 на выходе элемента ЗИ 30 вновь появляется положительный перепад напряжения до уровня логической. 1. на дифференцирующем входе элемента 34

возникает короткий отрицательный импульс (временные диаграммы 53, 54), в реверсивный счетчик 19 записывается код числа 10а, отпираются по третьему входу элементы 4И-НЕ 16, 17 и размыкается ключ 28. При этом конденсатор 26 запоминает напряжение Un( ti) Ди0, а на вычитающий вход -1 счетчика 19 начинают поступать импульсы с частотой 10а/ТПр (временные диаграммы 47, 55). В момент размыка- ния ключа 28 входное (и выходное) напряжение буферного каскада 27, определяемое как разность Un(Ati) - Uc. равно ну- лю, а затем увеличивается линейно (временная диаграмма 49), повторяя изме- нения ПН на временном интервале Ata.

К концу интервала At2, когда выходное напряжение буферного каскада 27 снова достигает значения AU0, срабатывает компаратор 1, запускается формирователь 27, возникает второй отрицательный импульс на выходе элемента 4И 30 (диаграммы 49- 51, 53), устанавливающий RS-триггер в положение 1, запирающий схемы 4И-НЕ 16, 17 для прохождения импульсов и замыкающий ключ 28, через малое сопротивление кото- рого происходит быстрая зарядка конденсатора 26 до напряжения Uc 1) i( ti + Аи) 2х лДи0 (временная диаграмма 4 7). При этом выходное напряжение буферного каскада 27 снова падает до нуля, а в счетчике 19 фиксируется в виде итоговой разности 10а - N2 значение нелинейности ПН |а на временном промежутке Ata. Если |а |i . то цифровой компаратор 21 через схему ЗИ-НЕ 25 разрешает запись нового значения КН в регистр памяти 20. В противном случае в разрядах этого регистра остается код величины Јi. Далее процессы в предлагаемом устройстве повторяются и цикл измерения интегрального значения КН завершается после определения %т на последнем т-м участке прямого хода ПН, где величина напряжения, запомненного конденсатором 26, максимальна и равна Ucmax-(m-1) AU0. При этом возможны два случая. Первый, когда конец интервала tm, задаваемый моментом срабатывания компаратора 1, совпадает с окончанием прямого хода ПН. В этом случае итоговая разность 10а - Nm соответствует значению m на последнем участке ПН. Второй, более вероятный, случай характеризуется несовпадением этих моментов, например, из-за того, что напряжение AUo и амплитуда ПН UM являются некратными величинами, либо кратными между собой, но под действием возмущающих факторов значение AUo изменилось. В этом случае имеет место принудительное прерывание интервала Atm третьим синхро

импульсом, при появлении которсго элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 9 и 4И ЗОфор- мируют перепад сигнала до уровня логического нуля (временные диаграммы 44, 53), а элементы 4И-НЕ 16, 17 блокируются нулевым сигналом, снимаемым с выхода 4И 30. При этом в разрядах счетчика 19 фиксируется ошибочный код измерения Јт, который, как это отмечалось ранее, может оказаться наибольшим по величине.

Однако в предлагаемом устройстве, в отличие от прототипа, этот код не будет занесен в регистр памяти 20 благодаря действию элемента ЗИ-НЕ 25. По отрицательному перепаду выходного сигнала схемы 9 он сформирует на V-входе регистра 20 единичный сигнал, который запретит запись ошибочной информации, так как появится на этом входе раньше, чем поступит на С-вход данного регистра положительный перепад напряжения записи. Последний запаздывает относительно сигнала на V-входе потому, что формируется из отрицательного перепада выходного сигнала схемы 9 двумя электронными устройствами - элементов 4И 30 ( примерно такую же задержку распространения сигнала, что и элемент ЗИНЕ 25) и дифференциатором-инвертором 34. В известном устройстве запись ошибочного результата измерения Јт в регистры памяти не предотвращается. Это вынуждает исключать возможность появления второго случая, рассмотренного выше, путем выбора размера ступени UCT, кратного разности UM - AU0 (см. формулу 2), и обеспечивать высокую стабильность величины Аист. Последнее обстоятельство затрудняет или даже исключает возможность измерений КН известным устройством при воздействии различных возмущающих факторов, т.е. ограничивает функциональные возможности прототипа,

По окончании измерения величины |т на последнем участке ПН в регистр памяти временного хранения 20 будет записано число, соответствующее интегральному (наибольшему) значению нелинейности на всем интервале прямого хода ПН. Перезапись этого значения в регистр памяти хранения 22 осуществляется третьим синхроимпульсом, по переднему фронту которого на выходе элемента 2И 7 появляется положительный перепад напряжения до уровня логической 1 (временная диаграм- ма 41). Он передается через третий элемент 2И 31 (разблокированный по второму входу единичным напряжением ограничителя 32 на С-вход регистра 22 и обеспечивает уверенную запись кода Јтах. Кроме того, этот перепад поступает на второй вход амплитудного детектора 3 и осуществляет сброс последнего, в результате чего напряжение на втором входе компаратора 1 (временная диаграмма 48) и выходное напряжение ограничителя 32 уменьшаются до нуля за время обратного хода ПН. Код Јтах, записанный в регистре 22 памяти хранения результата, отображается в системе: дешифратор 23 - цифровой индикатор 24. На этом цикл измерения интегрального значения КН заканчивается, и начинается следующий цикл.

Длительность таких циклов равна 2ТПр. В прототипе же измерительный цикл составляет 2 m ТПр, где m 40-100. Таким образом, предлагаемое устройство обеспечивает более высокую производительность измерений интегрального значения КН. Это достигается введением в его состав новых узлов и связей, вследствие чего измерение КН на m участках прямого хода ПН и обработка результатов осуществляется за два периода ПН, между тем как в прототипе это время используется для измерения КН лишь на одном участке ПН. Следует отметить, что сокращение длительности измерительного цикла в 40-100 раз приводит к уменьшению погрешности измерения КН, обусловленной постепенным спадом выходного напряжения детектора 3 (а значит, и выходного напряжения делителя 4), происходящим из-за саморазряда запоминающего конденсатора у амплитудного детектора.

Другие отличия между известным и предлагаемым устройствами вызваны разным характером сигналов, приходящих на входы их компараторов. Так, в прототипе на сигнальный вход двухпорогового компаратора поступает непосредственно контролируемого ПН Un(t), на опорный (третий) вход компаратора подается напряжение, изменяющееся равномерно-ступенчато от нуля до UM, а на второй его вход по завершению первого периода ПН поступает постоянное напряжение AUo Ум/п (п 10-100), задающее разность порогов срабатывания компаратора. В предлагаемом устройстве в течение второго периода ПН на опорный вход компаратора 1 поступает постоянное пи величине напряжение (временная диаграмма 48), равное AUon UM/m. Напряжение же на сигнальном входе компаратора 1 определяется разностью Un(t) - Uc (где Uc - напряжение на конденсаторе 26) и представляет собой серию из m импульсов пилообразной формы (диаграмма 49), имеющих амплитуду DM/ГП.

Благодаря постоянству опорного напряжения AUon на опорном входе компаратора в предлагаемом устройстве исключается погрешность измерения KhL

обусловленная синфазной ошибкой компаратора, В прототипе же эта погрешность может достигать 0,6-2,5% и вызывается изменением уровня опорного напряжения

(при измерении КН на различных участках прямого хода ПН. Кроме того, в предлагаемом устройстве пиковое значение напряжения УПК на сигнальном входе компаратора оказывается меньше амплитуды ПН в m раз,

тогда как в прототипе Un UM. Учитывая далее, что величина Ыпк, в свою очередь, не может быть больше максимально допустимого значения входного напряжения компаратора игпахдоп- выводят .соотношения для

оценки допустимой амплитуды ПН на входе предлагаемого устройства UMfl0ni mUmaxflorv и прототипа имдоп2 - итахДоп- Подставляя в эти соотношения значение итахДОп 30 В,

получают данные для имдоп,- (1200- 3000) В и иМДоп2 -30 в- Здесь необходимо отметить, что реально допустимое значение иМДрп1 оказывается меньше, чем

1200-3000 В, из-за ограничений, налагаемых со стороны амплитудного детектора 3. Так, при использовании в нем транзистора КТ940А с максимальным коллекторным напряжением 300 .В (фиг. 7) величина имдол1

получается равной 210 В. Однако в случае необходимости это значение можно существенно повысить, применяя более высоковольтные транзисторы (например 2Т828А с максимальным напряжением 800 В) и источники ЭДС.

Из полученных данный явствует, что если предлагаемое устройство при использовании в нем серийных компараторов позволяет измерять и контролировать КН у

ПН с амплитудами всотни вольт(типичными для ПН, применяемых в телевидении, радиолокации, осциллографии), то прототип требует для этой цели оснащения его входным резистивным делителем либо составным

компаратором (фиг. 3, 4). Однако использование указанных элементов увеличивает погрешность измерения КН, которая, как отмечалось ранее, может достигать 0,7-7%. Изложенное позволяет заключить, что

ошибка измерения КН, вносимая компаратором, является в известном устройстве важнейшей составляющей общей погрешности измерения нелинейности ПН, тогда как в предлагаемом устройстве благодаря

особенности его построения величина этой ошибки оказывается незначительной и определяется, главным образом, температурной и временной нестабильностью напряжения смещения нуля и чувствительности компаратора.

Предлагаемое устройство позволяет измерять КН на любом произвольно выбранном участке прямого хода ПН. Длительность участка задается величиной временной задержки (длительностью отрицательного им- пульса на диаграмме 62),- генерируемой схемой 36. Последняя проводится в действие от аналогичной схемы 35 (временная диаграмма 61), которая, в свою очередь, запускается срезом синхроимпульсов, посту- лающих на вход СИ синхронизации устройства. Величины обеих задержек регулируются независимо в пределах длительности прямого хода исследуемого ПИ. Для измерения КН изменяется уровень логиче- ского сигнала на входе Режим устройства. В результате этого размыкается второй ключ 37, появляется единичный потенциал на втором входе элемента 33 и нулевой потенциал на его выходе (диаграммы 63, 64). Поступая на третьи входы схем 4И 30 и ЗИНЕ 25. этот сигнал запрещает измерение КН. Начиная с момента ti срабатывания схемы временной задержки 36 на выходе элемента 33 устанавливается сигнал логической 1 (диаграмма 64), при котором происходит измерение КН и запись текущих результатов в регистр 20, По окончании задержки и возвращении в момент времени t2 выходного сигнала элемента 36 к нулевому уровню процесс измерения КН прекращается и в регистре 20 фиксируется наибольшее значение КН, полученное для участке ti-t2 прямого хода ПН. Перезапись результата измерения в регистр памяти 22 осуществля- ется третьим синхроимпульсом. Способность измерения КН на участках прямого хода ПН расширяет функциональные возможности устройства в сравнении с прототипом и, в частности, позволяет исследовать характер изменения КН в течение времени Тпр.

Техническим решением, обеспечивающим автоматизацию контроля генераторов ПН по величине интегральной нелинейно- сти, является устройство по авт. св. № 1406528, принятое за прототип. Сравнение по основным показателям назначения прототипа и предлагаемого измерителя показало следующее. Пусть на их входы поступает ПН кадровой развертки телевизионной передающей камеры с амплитудой UM 100 В и длительностью прямого хода ТПр 20 х хЮ с: количество текущих измерений за время одного цикла m 100. Для расшире- ния диапазона допустимых амплитуд ПН в прототипе используется входной резистив- ный делитель 1:10. В предлагаемом устройстве применен входной конденсатор 26 типа ФТ с емхостью С 2000 пФ. Ключ 28

типа К590КН5 имеет следующие типовые параметры; сопротивление в проводящем состоянии Rnp 50 Ом; ток утечки в непроводящем состоянии 1Ут 4 нА; время включения т,вкл 400 не; время выключения Твыкл 250 не. Буферный каскад 27 на операционном усилителе К544УД2Б имеет входной 0.5 нА и входное сопротивление порядка RBX 109 Ом. Оценка составляющей погрешности измерения КН. обусловленной действием элементов 26-28:

1.Величина опорного напряжения в предлагаемом устройстве

Uon AU0 UM/m 1 В.

2.Средняя длительность текущего участка измерения

Ati Tnp/m 200 10 6с.

3.Изменение заряда на конденсаторе 26 во время непроводящего состояния ключа 28

Д0 (1ут + 1вх) Ati (4,0 + +0,5) 109 200,. Кл.

4.Приращение напряжения на конденсаторе за счет изменения заряда AQ

AU ДО/С 0,9 1012/2000 1012 .45 .

5.Приращение ПН. соответствующее изменению входного (и выходного) напряжения буферного каскада 27 на величину Ди0,

AUn(t) Ди0+ Ди.

6.Относительная погрешность выделения участка ПН с фиксированным приращением напряжения, равным Ди0,

, AU ,пп 0/ 0.45 10 3

-АТГ-100% iх

х 100% 0,045%.

Примерно такое же значение имеет погрешность измерения КН, вызванная наличием тока утечки ключа 28 и входного тока элемента 27.

7.Постоянная времени зарядки конденсатора 26 через проводящий ключ 28 до напряжений ип(Дт.2), Un(ti + Дт.2) ...

r3 C-Rnp 2000- 1012-50 0,1 10 sc.

Время т.3, требуемое для зарядки конденсатора до напряжений, отличающихся от указанных на 0,01 %,

гз гэ 0,9 .

Оно составляет примерно 0,5% от длительности 1-го участка измерения Дт.|. Такое же значение (т.е. примерно 0,01 %) будет иметь погрешность измерения КН от недо- заряда конденсатора до текущих значений . ПН при длительности импульса формирователя 29 порядка (0.9-1,0) с. В целом погрешность, обусловленную элементами 26-28, можно с некоторым запасом оценить величиной v 0,1 %. Это существенно меньше погрешности д 0,6-2,5%, вызываемой в прототипе синфазной ошибкой двухпоро- гового компаратора. Кроме погрешности б, в известном устройстве при оценке его точности следует учитывать погрешность, обус- ловленную искажением формы ПН от действия входного резистивного делителя 1:10. К тому же необходимо иметь в виду, что величину погрешности в предлагаемом измерителе можно уменьшить применением более совершенного ключа 26 на МДП-тран- зисторах с вертикальным каналом, обладающего сопротивлением Rnp 0,3-0,03 Ом и временем переключения tnwi + Т-вшп 5-20 не.

Определяют далее время, затрачиваемое устройствами на измерение интегрального значения КН. В предлагаемом устройстве оно равно 2 ТПр 2 20 с. 40 мс, а в прототипе составляет 2 m x хТпр 2 100 20 4 с. Выгодным отличием предлагаемого измерителя является также возможность измерения КН на отдельных участках прямого хода ПН кадровой развертки. Следует отметить, что все эти преимущества достигнуты без ухудшения прочих характеристик устройства, которое может найти применение в системах автоматического контроля параметров ie- нераторов ПН различного назначения, а также в научно-исследовательских лабораториях при разработке новых схем генераторов ПН.

Формулаизобретения 1. Устройство для измерения нелинейности пилообразного напряжения, содержащее компаратор напряжения и источник опорного напряжения, состоящий из последовательно включенных амплитудного де- тектора и делителя напряжения, причем первый вход амплитудного детектора соединен с сигнальным входом устройства, а выход делителя напряжения связан с вторым входом компаратора напряжения, гене- ратор счетных импульсов, .управляемый делитель частоты, причем выход генератора счетных импульсов соединен с входом -1 управляемого делителя частоты, блок управления, состоящий из первого и второго эле- ментов 4И-НЕ и RC-триггера, причем первые входы элементов 4И-НЕ объединены и соединены с входами предварительной установки управляемого делителя частоты и С выходом управляемого делителя частоты. четвертый вход первого элемента 4И-НЕ соединен с прямым выходом RC-триггера, а четвертый вход второго элемента 4И-НЕ соединен с инверсным выходом RC-триггера, реверсивный счетчик, вход -1 которо го

подключен к выходу первого элемента 4И- НЕ, а вход +1 - к выходу второго элемента 4И-НЕ, выход переноса реверсивного счетчика подключен к R-входу RC-триггера, первый и второй регистры памяти, цифровой компаратор и последовательно включенные дешифратор и индикатор, делитель частоты и счетчик, блок синхронизации, состоящий из триггера,элементов ИЛИ, ИСКЛЮЧАЮЩЕЕ ИЛИ и первого и второго элементов 2Й, первые входы элементов блока синхронизации объединены и соединены с входом синхронизации устройства, прямой выход триггера соединен с вторым входом элемента 2И, инверсный выход триггера соединен с вторыми входами элемента ИЛИ и второго элемента 2И, выход которого подключен к R-входу установки О счетчика, выход элемента ИЛИ соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с R-входом установки О делителя частоты, вход +1 которого подключен к выходу генератора счетных импульсов, а выход соединен с входом +1 счетчика, выходы которого соединены с информационными входами управляемого делителя частоты, а информационный выход реверсивного счетчика соединен с первым входом цифрового компаратора и информационным входом первого регистра памяти, выход которого соединен с вторым входом цифрового компаратора и информационным входом второго регистра памяти, выход которого соединен с дешифратором, отличающееся тем, что, с целью повышения точности и производительности измерений, в него введены конденсатор, первый ключ, буферный каскад, формирователь импульсов, ограничитель напряжения, дифференциатор-инвертор, третий элемент 2И, а также элементы ЗИ-НЕ и 4И, при этом сигнальный вход устройства через конденсатор подключен к входу буферного каскада и к выводу первого ключа, второй вывод которого заземлен, выход буферного каскада связан с первым входом компаратора напряжения, его выход через формирователь импульсов соединен с четвертым входом элемента 4И. первый вход которого объединен с вторым входом элемента ЗИ-НЕ и связан с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход элемента 4И объединен с вторым входом третьего элемента 2И и подключен к выходу ограничителя напряжения, соединенного своим входом с выходом амплитудного детектора, третий вход элемента 4И объединен с третьим входом элемента ЗИНЕ, выход элемента 4И связан с управляющим входом первого ключа, объединенным третьими входами элементов 4И-НЕ, S-входом RC-триггера и входом дифференциатора инвертора, дифференциальный выход которого соединен с установочным входом реверсивного сметчика, а инрертирующий выход связан с входом управления первого регистра памяти, R-вход установки О которого подключен к выходу первого элемента 2И, вход управления второго регистра памяти соединен с выходом третьего элемента 2И, первый вход которого объединен с вторым входом амплитудного детектора и подключен к выходу второго элемента 2И. первый и второй входы у элементов 4И-НЕ объединены, выход цифрового компаратора подключен к первому входу элемента ЗИНЕ, а выход последнего связан с разреша0

ющим входом первого регистра памяти.

2. Устройство по п. 1,отличающее- с я тем, что. с целью расширения функциональных возможностей, в него введены две последовательно соединенные схемы регулируемой временной задержки, второй ключ и элемент 2И-НЕ. при этом вход синхронизации устройства через схемы регулируемой временной задержки соединен с первым входом элемента 2И-НЕ, второй вход которого через второй ключ связан с общей шиной измерителя, выход элемента 2И-НЕ подключен к третьему входу элемента 4И, а управляющий вход второго ключа является одновременно режимным входом всего устройства.

UM

Шш.

-и,

w

Фиг.З

VntiL

л И on

-П

4-Г

TL,

, . ГТп

оюШ:

1К|г

iru-iiu

iL.

ff6

I

TflTTJJ

П

I i ITT

Т

ill Illll

feftHI

5,OB

75

Б

ФИ 8.7

(taa8

Ti

s

Шй

8V Л

7 IT

Фиг.Э гШ

j/to

ft/аИ