УСТРОЙСТВО ДЛЯ НАСТРОЙКИ ФАЗИРОВАННОЙ АНТЕННОЙ РЕШЕТКИ Российский патент 1994 года по МПК G01R29/10 

Изобретение относится к области антенных измерений и может быть использовано для настройки фазированной антенной решетки (ФАР).

Цель изобретения - повышение точности и обеспечение выполнения настройки ФАР в автоматическом режиме.

На фиг. 1 приведена схема электрическая структурная устройства для настройки ФАР; на фиг. 2 - графики измерения фазы управляемого фазовращателя.

Устройство для настройки ФАР включает последовательно соединенные генератор СВЧ 1, направленный ответвитель 2 и первый управляемый дискретный фазовращатель 3, последовательно соединенные делитель 4 частоты на С, первый 5 и второй 6 делители частоты на два, выход которых подключен к второму и третьему управляющим входам первого управляемого дискретного фазовращателя 3, первый управляющий вход которого подключен к выходу делителя 4 частоты на С, последовательно соединенные генератор 7 прямоугольных импульсов, делитель 8 частоты на m, коммутатор 9 управляющего сигнала, управляющий вход которого подсоединен к выходу генератора 7 прямоугольных импульсов через делитель 10 частоты на е, а первый выход коммутатора 9 подключен к входу первого адресного коммутатора 11 и к входу третьего делителя 12 частоты на два, выход которого подключен к входу второго адресного коммутатора 13 и к входу четвертого делителя 14 частоты на 2, выход которого подсоединен к входу третьего адресного коммутатора 15, i-й вход первого 11, второго 13 и третьего 15 адресных коммутаторов последовательно через сумматор по модулю два первой 16, второй 17 и третьей 18 групп соответственно подключен к первому, второму, третьему управляющим входам фазовращателя 19 и настраиваемой ФАР 20.

Устройство также содержит последовательно соединенные зонд 21, второй управляемый дискретный фазовращатель 22, балансный смеситель 23, коммутатор 24, первый усилитель 25 промежуточной частоты (УПЧ), и фазометр 26, второй вход которого подключен к выходу второго УПЧ 27, вход которого подключен к второму выходу коммутатора 24. Выход фазометра 26 подсоединен к входу дешифратора 28, первый, второй и третий выходы которого подключены к входу первого 29, второго 30 и третьего 31 адресных коммутаторов настройки, выход каждого из которых через блок 4 памяти 32, 33 и 34 подключен к второму входу i-го сумматора по модулю два первой 16, второй 17 и третьей 18 групп соответственно. Шестой 35 и седьмой 36 делители частоты на два соединены последовательно, а их выходы подключены к второму и третьему входам второго управляемого фазовращателя 22, первый управляющий вход которого и вход шестого делителя 35 частоты на два подсоединены к второму выходу коммутатора 9 управляющего сигнала. Выход адресного блока 37 подключен к управляющему входу фазометра 26, первого 11 , второго 13, третьего 15 адресных коммутаторов, первого 29, второго 30 и третьего 31 адресных коммутаторов настройки. Управляющий вход коммутатора 24 подключен к выходу делителя 10 частоты на е.

Устройство для настройки ФАР работает следующим образом.

Сигнал генератора СВЧ 1, пройдя направленный ответвитель 2 и первый управляемый дискретный фазовращатель 3, оказывается подвергнут тройной фазовой манипуляции соответственно с индексами 45, 90 и 180 градусов. При этом сигналы управления состояниями дискретного фазовращателя 3 поступают соответственно с генератора 7 прямоугольных импульсов через делитель 4 частоты на С, на делители частоты на два 5 и 6. Законы изменения состояний фазовращателя 3, а также общий закон изменения фазы СВЧ сигнала на выходе фазовращателя 3 показан на фиг. 2, где за Ω₁принято значение частоты сигнала с выхода делителя 6 частоты на два. Для упрощения анализа аппроксимируем ступенчатый закон изменения фазы сигнала на выходе фазовращателя 3 в пилообразный, как показано на фиг. 2.

Закон изменения фазы сигнала θ(t) в пределах одного периода модуляции T₁ = можно представить в виде
θ(t) = t = Ω₁t, а изменение частоты колебания при этом запишется в виде
Δ ω (t)=d θ (t) / d t=Ω .

Таким образом, сигнал на выходе фазовращателя 3 вследствие модуляции получает приращение частоты
U_c(t) = V₀ e , (1) где V₀ - амплитуда сигнала;
ω_o / 2 π - частота генератора СВЧ1;
t - время.

Сигнал вида (1) является сигналом опорного канала, поступающий на вход балансного смесителя 23. Рассмотрим формирование сигнала измерительного канала, приходящего на другой вход балансного смесителя 23. Сюда поступает через управляемый дискретный фазовращатель 22 сигнал с измерительного зонда 21, который, в свою очередь, принимает сигнал настраиваемой ФАР 20, представляющий собой суперпозицию векторов поля отдельных излучателей, различающихся по фазовым сдвигам. Управление состоянием фазовращателей 19 ФАР 20 организовано так, чтобы половина периода частоты Ω₃/2π = сигнала, поступающего с выхода делителя 10 частоты на e, модулирующие сигналы поступают на управляющие входы подстраиваемого фазовращателя решетки, а в течение другой половины периода частоты Ω₃ / 2 π управляющие сигналы поступают на управляющие входы фазовращателя 22 измерительного канала. Переключение управляющего канала, поступающего с выхода делителя 8 частоты на m, осуществляется с помощью коммутатора 9. На фазовращатели 19 ФАР 20 управляющие сигналы проходят через адресный коммутатор 11, сумматоры 16 по модулю два для 45-градусных дискретов, адресный коммутатор 13 и сумматоры 17 по модулю 2 для 90-градусных дискретов, и адресный коммутатор 15, сумматоры 18 по модулю два для 180-градусных дискретов. При этом управляющие сигналы аналогичны изображенным на фиг. 2 с тем отличием, что сигнал модулирующей частоты для 180-градусного дискрета, поступающий с выхода делителя 14 частоты на 2, имеет частоту Ω₂ / 2 π.

Таким образом, в начале настройки адресный блок 37 устанавливает все адресные коммутаторы 11, 13 и 15 в положение, при котором управляющие сигналы подаются на входы фазовращателя 19 ФАР 20. При этом коммутатор 9 переключает модуляцию либо на фазовращатель 19, либо на фазовращатель 22 с частотой Ω₂ / 2 π. Сигнал на входе балансного смесителя 23 при этом принимает вид:
U₁(t) = ₍₂₎ где T₃ = - период коммутации сигнала,
i - номер подстраиваемого фазовращателя ФАР 20,
ϕ₁ - фазовый сдвиг суммарного сигнала ФАР 20,
ϕ_i - фазовый сдвиг сигнала i-го излучателя,
U₁, U₁ⁱ - амплитуды сигналов суммарного и i-го излучателей.

≈ U*1

,
так какU₁ⁱ << U₁*
На выходе смесителя 23 без учета суммарной компоненты от перемножения сигналов (1) и (2) имеем сигнал вида
U₂(t) = (3)
Коммутатор 24, управляющий тем же сигналом, что и коммутатор 9 управляющего сигнала, разделяет измерительный сигнал одного элемента в смеси с фоном, соответствующий верхней строчке выражения (3), и опорный сигнал всей ФАР (нижняя строка выражения (3) на два канала
(4)
УПЧ 25 и 27 настроены на промежуточную частоту Ω₁-Ω₂) / 2 π и имеют полосу пропускания, намного меньшую, чем скорость переключения коммутаторов 9 и 24, поэтому сигналы (4) УПЧ 25 и 27 из амплитудно-манипулированных превращаются в непрерывные с постоянной амплитудой
U₅ (t)=U ₅ⁱ e;
U₆ (t)=U₆ e . (5)
Иными словами, УПЧ 25 и 27 вырезают только центральные несущие частоты амплитудно-манипулированных сигналов (4), превращая их в опорный и измерительный сигналы для фазометра 26. На выходе фазометра 26 формируется цифровой сигнал разности фаз двух когерентных сигналов ϕ₁-ϕ_i.

Одновременно с подачей сигналов установки адреса коммутаторов 11, 13, 15, 29, 30 и 31 адресный блок 37 выдает сигнал разрешения считывания результатов измерений на фазометр 26, но с некоторой задержкой, необходимой для установления сигналов опорного и измерительного каналов для фазометра 26, т. е. установления колебания в УПЧ 25 и 27. Затем считываются показания фазометра 26 и в цифровом виде поступают на вход дешифратора. Дешифратор 28 имеет три выхода, соответствующие 45, 90 и 180 градусам. Работа дешифратора 28 основана на сравнении показаний фазометра 26 с фазовыми дискретами от 0 до 360 градусов с шагом в 45 градусов. Если, например, значение фазового сдвига между сигналом элемента ФАР 20 и сигналом всей ФАР 20 соответствует 40^о, то дешифратор 28 выдает логический уровень ("1") на первом выходе, соответствующем 45-градусному дискрету (подстраиваемого) фазовращателя 19 ФАР 20. Если значение фазового сдвига составляет 285^о, то дешифратор 28 выдает сигналы подстройки ("1") на втором и третьем выходах одновременно, соответствующих 90 и 180-градусным дискретам подстраиваемого фазовращателя 19 ФАР 20. Эти логические уровни на выходах дешифратора 28 через коммутаторы сигналов подстройки 29, 30, 31 подаются на соответствующие блоки 32, 33 и 34 памяти, которые продолжают держать логические уровни сигналов подстройки, если они были поданы и после установки адресных коммутаторов 29, 30 и 31 в другой положение.

После окончания времени считывания и записи подстроечного кода в запоминающие устройства первого фазовращателя ФАР 20, адресный блок 37 переключает адресные коммутаторы 29, 30 и 31 на входы второго фазовращателя решетки. Аналогично первому сравнивается фазовый сдвиг сигнала второго элемента ФАР 20 с несколько измененным фазовым сдвигом общего сигнала ФАР 20 за счет подстройки первого элемента. Записываются подстроечные коды для второго элемента решетки, и далее процесс подстройки осуществляется по всем N элементам ФАР 20, при этом сумматоры 16, 17 и 18 по модулю два применены в устройстве для согласования выходов цифровых устройств, т.е. выходов адресных коммутаторов 11, 13 и 15, блоков 32, 33 и 34 памяти, которые включены к входам фазовращателей 19 ФАР 20.

Таким образом, изобретение позволяет осуществлять автоматическую фазировку элементов решетки в точку, в которой находится неподвижный (измерительный) зонд 21, что дает возможность получения на выходах блоков 32, 33 и 34 памяти настроечных кодов, при которых достигается максимальное усиление ФАР 20 в направлении, на котором находится (измерительный) зонд 21. При этом поэлементная настройка ФАР 20 осуществляется с учетом изменений в фазовом распределении поля, которые происходят вследствие перефазировки элементов и влияний этих перефазировок на соседние излучатели. Поэлементное сравнение фаз сигналов отдельных элементов с фазой сигнала от всей решетки повышает точность настройки ФАР 20.

Использование: в радиотехнике, а именно, в технике антенных измерений для автоматической настройки ФАР с индивидуальным управлением состояниями дискретных управляемых СВЧ фазовращателей. Сущность изобретения. устройство для фазированной антенной решетки осуществляет автоматическую фазировку элементов решетки в точку, в которой находится неподвижный измерительный зонд, что дает возможность получения на выходах запоминающих устройств настроечных кодов, при которых достигается максимальное усиление ФАР в направлении, на котором находится измерительный зонд. При этом поэлементная настройка ФАР осуществляется с учетом изменений в фазовом распределении поля, которые происходят вследствии элементов и влияний этих перефазировок на соседние излучатели. 2 ил.

УСТРОЙСТВО ДЛЯ НАСТРОЙКИ ФАЗИРОВАННОЙ АНТЕННОЙ РЕШЕТКИ(ФАР), включающее последовательно соединенные генератор СВЧ, направленный ответвитель, первый управляемый дискретный фазовращатель, последовательно соединенные генератор прямоугольных импульсов, делитель частоты на C, выход которого соединен с первым входом управления первого управляемого дискретного фазовращателя, первый и второй делители частоты на два, выходы которых подключены к второму и третьему входам управления первого управляемого дискретного фазовращателя, делитель частоты на m, вход которого подключен к выходу генератора прямоугольных импульсов, второй выход направленного ответвителя подсоединен к входу настраиваемой ФАР, содержащий i фазовращателей настраиваемой ФАР, зонд, первый усилитель промежуточной частоты, выход которого подключен к первому входу фазометра, отличающееся тем, что, с целью повышения точности и обеспечения выполнения настройки в автоматическом режиме, введены последовательно соединенные коммутатор управляющего сигнала, вход которого соединен с выходом делителя частоты на m, первый адресный коммутатор, последовательно соединенные третий делитель частоты на два, вход которого подключен к выходу коммутатора управляющего сигнала, четвертый делитель частоты на два, выходы третьего и четвертого делителей частоты на два подключены к входу введенных второго и третьего адресного коммутаторов соответственно, а i-й выход первого, второго и третьего адресных коммутаторов через введенный i-й сумматор по модулю 2 первой, второй и третьей групп соответственно подключен к первому, второму и третьему управляющим входам i-го фазовращателя настраиваемой ФАР соответственно, последовательно соединенные второй управляемый дискретный фазовращатель, вход которого соединен с выходом зонда, балансный смеситель, коммутатор и второй усилитель промежуточной частоты, выход которого подключен к второму входу фазометра, а первый управляемый вход второго управляемого фазовращателя подсоединен к второму выходу коммутатора управляющего сигнала, последовательно соединенные пятый и шестой делители частоты на два, выходы которых подсоединены к второму и третьему управляющим входам второго управляемого дискретного фазовращателя, а вход пятого делителя частоты на два подключен к второму выходу коммутатора управляющего сигнала, второй вход балансного смесителя подсоединен к выходу первого управляемого дискретного фазовращателя, управляющий вход коммутатора и управляющий вход коммутатора управляющих сигналов подсоединены к выходу генератора прямоугольных импульсов через введенный делитель частоты на l, дешифратор, выход которого подключен к выходу фазометра и первый, второй и третий выходы - к входу введенных первого, второго и третьего адресных коммутаторов настройки соответственно, i-й выход первого, второго и третьего адресных коммутаторов настройки, через введенный i-й блок памяти подключен к второму входу i-го сумматора по модулю 2 первой, второй и третьей групп соответственно, адресный блок, выход которого подсоединен к управляющему входу фазометра, первого, второго и третьего адресных коммутаторов, первого, второго и третьего адресных коммутаторов настройки, где i = 1,2,3, ..., N - номер фазовращателя настраиваемой ФАР.