Многоканальное устройство для настройки фазированной антенной решетки Советский патент 1991 года по МПК G01R29/10 

в канале 1-го ФВ 14, относительно опорного сигнала, сдвинутого на время г . Э го позволяет сформировать на выходе БП 7 сигнал, амплитуда которого пропорциональна сдвигу фазы о канале 1-го ФВ 14 и который поступает на вход БН 12, который формирует

сигнал управления ФВ 14 и компенсирует Фазовую ошибку. Многоканальность устройства (т п, где п -числоэлементов ФАР 3)позволяет значительно сократить затраты времени на настройку. 1 ил.

Изобретение относится к технике антенных измерений и может быть использовано для настройки фазированных антенных ре9 ;а ММ шеток (ФАР) с управлямыми дискретными фазовращателями Цель изобретения - сокращение времени настройки. Устройство содержит генератор 1 СВЧ, направленный ответвитель 2, исследуемую ФАР 3. измерительный зонд 4, СВЧ-смеситель 5, усилитель 6 промежуточной частоты, m блоков 7 преобразования (БП), опорный управляемый СВЧ-фазовращатель (ФВ) 8, генератор 9 прямоугольных импульсов, делители 10 и 11 частоты на два блок 12 настройки (БН). блок 13 управления и ФВ 14 исследуемой ФАР 3 В каждом БП 7 производится фазовое детектирование поступающего на его первый вход сигнала, несущего информацию о фазе Ј3

Изобретение относится к технике антенных измерений и может быть использовано для настройки фазированных антенных решеток (ФАР) с управляемыми дискретными фазовращателями.

Цель изобретения - п реме- ми настройки

На чери же изображена электрическая структурная схема предлагаемого устройства.

Устройство содержит последовательно соединенные СВЧ-генератор 1 и направленный ответвитель 2, первый выход которого подсоединен к входу исследуемой ФАР 3, последовательно соединенные измерительный зонд 4, СВЧ-смегитель Ь и усилитель б промежуточной частоты (УИЧ), выход которого подсоединен к первому входу каждого из m бчоков 7 преобразования, опорный управляемой СВЧ-фазовращатель 8, включенный между втором выходом направленного ответвителя 2 и вторым входом СВЧ-смесителя 6, последовательно соеди ценные генератор 9 прямоугольных импульсов, первый 10 и второй 11 делители частот i на два, выход генератора 9 и делителей Ю и 11 частоты подключены к первому второму и третьему управляющим входам фазовращателя 8 соответственно, выходделителя

11частоты на два подсоединен к третьему входу каждого из m блоков 7 преобразования, выход i-ro блока 7 преобразовать (j - 1,2,...т) подсоединен к первому входу 1-го блока 12 настройки, второй и третий входы каждого из которых подключены к первом/ и второму выходам блока 13 управления. Первый, второй и третий выходы i-ro блока

12настройки подсоединены к перрому, второму и третьему управляющим входам соот- ветственно i-ro фазовращателя 14 исследуемой ФАР 3, четвертый выход i-ro блока 12 настройки подключен к второму входу 1-го блока 7 преобразования. Блок 7 преобразования включает последовательно соединенные фазовый детектос 15, вход которого является первым входом блока 7 преобразования, и фильтр 16 нижних частот (ФНЧ), выход которого является выходом блока 7 преобразования, последовательно соединенные смеситель 17, первый и пто0ой входы которого являются вторым и третьим входами соответственно блока 7 преобразования, полосовой фильтр 18, линия 19 задержки и фазовращатель 20 на 90°,

выход которого подсоединен к второму входу фазового детектора 15. Блок 12 настройки включает последовательно соединенные управляемый генератор 21 прямоугольных импульсов, вход которого является первым

входом блока настройки, коммутатор 22, третий 23 и четвертый 24 делители частоты на два, последовательно соединенные частотомер 25, вход которого подключен к выходу управляемого генератора 21

прямоугольных импульсов, и дешифратор 26 первый, второй и третий выходы которого подсоединены через первый 27, второй 28 и третий 29 блоки памяти к первому входу первого 30, второго 31 и третьего 32 сумматоров по модулю два соответственно, выходы юторых являются первым, вторым и третьим выходами блока 12 настройки со- отымствснно Второй выход первого 30, второго 31 и третьего 32 сумматоров по модулю двч подсоединен к выходу коммутатора 22, третьего делителя 23 частоты на два и чепертого делителя 24 частоты на два соответственно, а выход четвертого делителя 24 частоты на два является четвертым

выходом блока 12 настройки. Входы управления коммута гора 22 и частотомера 25 являются вторым и третьим входами блока 12 настройки (т п, ;де п - число элементов ФАР).

Устройство работает следующим образом

Сигнал с блока 13 управления открывает коммутатор 22, обеспечивая, таким образом, прохождение модулирующего сигнала

с управляемою генератора 21 прямоугольных импульсов через делитель 23 частоты на два. а затем через делитель 24 частоты на два. При условии, что блоки 27-29 памяти находятся в исходном (нулевом) состоянии,

управляющие сигналы непосредственно с коммутатора 22 и делителей 23 и 24 частоты через сумматоры 30-32 по модулю два без изменений проходят на управляющие входы 45, 90 и 180-градусных секций управляемого дискретного СВЧ-фазовращателя 14

ФАР 3. Учитывая апроксимированный пилообразный закон изменения состояний фазовращателя 14, сигнал СВЧ-1 генератора.

Uo(t) UoCOS (Do t,(1)

пройдя направленный ответвитель 2 и управляемый дискретный СВЧ-фазовраща- тель 14, на входе измерительного зонда 4 будет иметь приращение частоты, равное частоте модуляции

Ui(t)-Uicos(fflb+)t+pi. (2)

где DI - амплитуда сигнала;

(Оо - несущая частота СВЧ-генерато- ра 1;

QI - частота генератора 21 прямоугольных импульсов 21;

р - фазовый сдвиг вектора сигнала первого элемента ФАР 3;

t - время.

Аналогичным образом формируются сигналы остальных элементов ФАР 3, при этом управляющие сигналы для других фазовращателей 14 ФАР 3 формируют другие блоки 12 настройки точно так же, как и первый блок 12 настройки с тем отличием, что управляемый генератор 21 в каждом случае имеет свою, независимую от остальных частоту QI . Общий сигнал ФАР 3, принятый измерительным зондом 4, записывается как суперпозиция сигналов отдельных элементов ФАР 3

Uz(t) Ј -Ui cos (Ыо+).. (3)

1 14

где i - номер элемента ФАР 3;

т - количество измерительных каналов.

Сигнал опорного канала формируется с помощью направленного ответвителя 2 и опорного управляемого СВЧ-фазовращате- ля 8, управляющие сигналы для которого вырабатывают генератор 9 прямоугольных импульсов с делителями на два 10 и 11 частоты.

Don (О Uon COS (Ota + ) t , Qon Й1 .

(4)

Сигналы, определяемые по формулам (3) и (4), поступают на входы СВЧ-смесителя 5, на выходе которого с помощью УПЧ 6 можно выделить суммарный сигнал ФАР 3 на промежуточной частоте

U3(t)|iUi2cos().(5)

Рассмотрим как формируется сигнал управления генератора 21. На второй вход фазового детектора 15 поступает опорный сигнал промежуточной частоты, формирующийся из сигналов с делителей 11 и 24 частоты с помощью смесителя 17 и полосового

фильтра 18, выполняющих роль переносчика частоты, а такжефиксированной линии 19 задержки и фазовращателя 20 на 90°. ПЧ- сигнал опорного канала, учитывая только разностную компоненту от перемножения сигналов с выходов делителей 11 и 24 частоты, выделяемую полосовым фильтром 18, запишется в виде

U4(t)- U4COS fc(t+r)+|. (6)

где т- время задержки фиксированной линии 19 задержки.

При перемножении в фазовом детекторе 15 сигналов, определяемых по формулам (5) и (6), ФНЧ 16 будет выделять постоянную составляющую результирующего сигнала, обусловленную взаимодействием опорного ПЧ-сигнала лишь с компонентой сигнала (5), имеющей ту же частоту, что и частота опор- ного сигнала.

Таким образом, на выходе ФНЧ 16 будет формироваться сигнал, уровень которого пропорционален .

(7)

).

Этот уровень будет приводить к изменению частоты управляемого генератора 21 до тех пор, пока выражение (7) не станет равным нулю. А это значит, что генератор 2

станет в частотную точку, однозначно определяющую разность фаз между опорным и измерительным сигналами, поступающими на входы фазового детектора 15. Понятно, что эта разность фаз должна равняться л/2,

а это. в свою очередь, при фиксированном значении величины линии 19 задержки, однозначно определяет величину р, настраиваемого канала антенной решетки. Заметим также, что значение 3 л/2. при котором выражение (7) также равно нулю, при фазовой автоподстройке является неустойчивым.

После завершения процесса установки управляемых генераторов 21 всех измерительных каналов в точки частотного диапазона, определяющие фазовые положения векторов сигналов отдельных излучателей ФАР 3, что можно зафиксировать по стабильности показаний блоков измерения частоты (частотомеров) 25 блок 13 управления

выдает сигнал управления, закрывающий коммутатор 22, и одновременно сигнал разрешения считывания показаний частотомера 25 в цифровом виде. Дешифратор 26 по цифровым показаниям частотомера выработает сигналы (статические) управления, которые будут зафиксированы в блоках 27- 29 памяти, соответствующих 45. 90 и 180- градусным дискретам управления фазовращателя 14, и через сумматоры 3032 по модулю два управляющие сигналы поступят на входы управления фазовращателя 14. Аналогичным образом вырабатываются настроечные коды во всех блоках 12 настройки, осуществляя, таким образом, автоматическую фазировку элементов решетки в точку, п которой находится измерительный зонд 4. При этом время настройки по сравнению с прототипом сокращается D количество раз, равное числу каналов настройки.

Формула изобретения Многоканальное устройство для настройки фазированной антенной решетки, включающее последовательно соединенные генератор СВЧ и направленный ответ- витель, первый выход которого является выходом длл подсоединения входа исследуемой фазированной антенной решетки (ФАР), последовательно соединенные измерительный зонд, СВЧ-смеситель и усилитель промежуточной частоты, причем второй вход СВЧ-смесителя подключен к второму выходу направленного ответпителя через опорный управляемый СВЧ-фэзовра- щагель, последовательно соединенные генератор прямоугольных импульсов, первый и второй делители частоты на два, причем выходы генератора прямоугольных импульсов, первого и второго делителей частоты на два подключены соответственно к первому, второму и третьему управляющим входам опорного управляемого СВЧ-фазовращате- ля соответственно, блок настройки, включающий первый, второй и третий блоки памяти, выход каждого из которых подключен к первому входу первого, второго и третьего сумматоров по модулю два соответственно, последовательно соединенные третий и четвертый делители частоты на два. вход третьего делителя частоты на два подключен к второму входу первого сумматора по модулю два, а выход третьего делителя частоты подсоединен к второму входу второго сумматора по модулю два, выход четвертого делителя частоты на два подключен к второму входу третьего сумматора по модулю два, отличающееся тем, что, с

целью сокращения времени настройки, в блок настройки введены управляемый генератор прямоугольных импульсов, вход которого является первым входом блока

настройки, а выход подключен к входу введенных коммутатора и частотомера, входы управления которых являются вторым и третьим входами блока настройки, выход коммутатора подсоединен к входу третьего

делителя частоты на два, а выход частотомера - к входу дешифратора, выходы первого, второго и третьего сумматоров по модулю два являются первым, вторым и третьим выходами блока настройки соответственно, а

выход четвертого делителя частоты на два является четвертым выходом блока настройки, а также введены дополнительно (т-1) блоков настройки, блок управления и m блоков преобразования, каждый из которых включает последовательно соединенные фазовый детектор, первый вход которого является первым входом блока преобразования, и фильтр нижних частот, выход которого является выходом блока

преобразования, последовательно соединенные смеситель, первый и второй входы которого являются вторым и третьим входами блока преобразования соответственно, полосовой фильтр, линия задержки и фазовращатель на 90°, выход которого подключен к второму входу фазового детектора, первый вход каждого блока преобразования подсоединен к выходу усилителя промежуточной частоты, а третий вход - к выходу

второго делителя частоты на два, первый, второй и третий выходы i-ro блока настройки (i 1,2т) подсоединены к первому.

второму и третьему управляющим входам соответственно i-ro фазовращателя ФАР,

четвертый выход i-ro блока настройки подключен к второму входу блока преобразования первый вход i-ro блока настройки подсоединен к выходу i-ro блока преобразования, второй и третий входы каждого блока

настройки подключены к первому и второму выходам блока управления соответственно, m п. п - число элементов испытуемой ФАР.