УСТРОЙСТВО ДЛЯ УЧЕТА И КОНТРОЛЯ ВРЕМЕНИ ОПТИМАЛЬНОГО ПЕРИОДА ТЕХНИЧЕСКОГО ОБСЛУЖИВАНИЯ ИЗДЕЛИЯ Российский патент 1995 года по МПК G07C3/08 

Изобретение относится к устройствам контроля и может быть использовано в научных исследованиях и технике, где требуется находить оптимальные периоды технического обслуживания изделий.

Известно устройство для учета и контроля времени оптимального периода технического обслуживания изделия, содержащее датчик времени, блок нелинейности, интегратор, интегрирующий функцию вероятности, первый и второй блоки умножения, блок деления, сумматор, первый и второй регистры, компаратор и элемент И, причем первый вход устройства соединен со вторым входом блока деления, выход которого соединен с входом первого регистра и первым входом компаратора, первый выход которого соединен с входом датчика времени, второй выход которого соединен с первым входом элемента И, второй вход которого соединен с соответствующим выходом схемы сравнения, а выход элемента И является выходом устройства, первый выход датчика времени соединен с входом блока нелинейности и первым входом первого блока умножения, второй вход которого является третьим входом устройства, а выход первого блока умножения соединен с первым входом сумматора, второй вход которого является соответствующим входом устройства, а выход сумматора соединен с первым входом блока деления, выход блока нелинейности соединен с входом интегратора, выход которого соединен с первым входом второго блока умножения, выход первого регистра соединен с входом второго регистра, выход которого соединен со вторым входом компаратора [1].

Недостатком его является низкое быстродействие при определении значения оптимального периода технического обслуживания.

Наиболее близким по технической сущности к предложенному является устройство для определения оптимального периода технического обслуживания изделия, содержащее генератор ступенчатого напряжения, первый выход которого подключен к первым входам блоков нелинейности, выходы которых через соответствующие интеграторы соединены первыми входами блоков деления, выходы которых подключены ко входам компаратора, первый выход которого подключен ко входу генератора ступенчатого напряжения и ко вторым входам интеграторов, вторые выходы компараторов и генератора ступенчатого напряжения соединены со входами ключа, выход которого является выходом устройства, первые входы сумматоров объединены и являются первым входом устройства, выходы сумматоров подключены ко вторым входам соответствующих блоков деления, выходы усилителей подключены ко вторым входам соответствующих блоков умножения, выходы которых соединены с первыми входами соответствующих сумматоров, вторые входы блоков умножения и входы усилителей являются входами устройства [2].

Недостатком его является низкое быстродействие.

Целью изобретения является повышение быстродействия.

Введем обозначения:
Время жизни Т_ж - есть время, в течение которого изделие выполняет целевое назначение при условии его абсолютной надежности. При этом ресурс расходуется только на целевое функционирование изделия.

Время полезного функционирования Т_ф - есть время жизни, уменьшенное на величину времени, в течение которого изделие не может выполнять целевое назначение из-за отказа или технического обслуживания. Ограниченный ресурс расходуется в этом случае на целевое функционирование, на функционирование изделия в состоянии отказа и на техническое обслуживание. Так как момент наступления отказа в изделии случаен, то время полезного функционирования в общем случае является случайной величиной.

Если не проводить технического обслуживания изделия, то время, в течение которого оно может полезно функционировать, будет соответствовать времени полезного функционирования до отказа.

Повышение числа сеансов контроля и технического обслуживания увеличивает время полезного функционирования изделия за счет устранения отказов, но с другой стороны, повышается расход ресурсов на техническое обслуживание, что сокращает ресурсы на целевое функционирование. Отсюда следует, что существует некоторый оптимальный период между техническими обслуживаниями, доставляющий максимум времени полезного функционирования.

Пусть изделие обладает запасом ограниченного ресурса R. В режиме нормального функционирования и в состоянии отказа изделие в среднем расходует в единицу времени С единиц ресурса. Если в результате каждого сеанса контроля и технического обслуживания (ТО) расходуется g единиц ресурса, то уравнение баланса по ресурсу R можно записать
R = N ˙ (c ˙ τ+ g), где τ - период между ТО,
N - число сеансов контроля и ТО изделия.

Из уравнения баланса можно легко найти:
N =
Так как момент наступления отказа в изделии случаен, то используя плотность распределения времени безотказной работы f(t), найдем выражение для среднего времени полезного функционирования изделия
ф(τ) = N·[ t·f(t)dt + τ·p (τ)] = N P(t)dt
Задача обоснования периода технического обслуживания изделия по критерию максимума математического ожидания времени полезного функционирования сформулируется следующим образом:
найти такой период τ_опт, при котором
ф(τ_опт)= max ф(τ)
Предложенная математическая модель позволяет найти оптимальный период технического обслуживания изделия и может быть легко реализовано аппаратно.

На чертеже представлена структурная схема устройства, которая содержит первый и второй блоки 1 и 2 умножения, первый и второй сумматоры 3 и 4, первый и второй блоки деления 5 и 6, третий и четвертый блоки 7 и 8 умножения, компаратор 9, первый элемент И 10, первый и второй блоки 11 и 12 нелинейности, первый и второй интеграторы 13 и 14, первый и второй элементы ИЛИ 15 и 16, первый, второй и третий регистры 17, 18 и 19, первый вычитатель 20, третий делитель 21, третий и четвертый сумматоры 22 и 23, второй вычитатель 24 и второй и третий элементы И 25 и 26, входы устройства 27, 28, 29, 30, 31, 32, 33, выход устройства 34.

Компаратор 9 предназначен для сравнения значений
ф_j(τ′) и ф_j(τ″) в случае:
ф_j(τ′)> ф_j(τ″) - единичный сигнал появляется на первом выходе компаратора 9 и поступает на элемент И 25.

ф_j(τ′) < ф_j(τ″) - единичный сигнал появляется на втором выходе компаратора 9 и поступает на элемент И 26.

ф_j(τ′) = ф_j(τ″) - единичный сигнал появляется на третьем выходе компаратора 9 и поступает на элемент И 10.

Блоки умножения 1 и 2 предназначены для определения значений с ˙ τ' и с ˙ τ'' соответственно.

Сумматоры 3 и 4, предназначены для определения значений: с ˙ τ'+ g и с ˙ τ'' + g соответственно.

Блоки деления 5 и 6 предназначены для определения значений: и соответственно.

Блоки нелинейности 11, 12 предназначены для реализации функции P(t) для τ' и τ'' соответственно.

Интеграторы 13 и 14 предназначены для определения значений: P(t)dt и P(t)dt соответственно.

Блоки умножения 7 и 8 предназначены для определения значений N NP(t)dt и NP(t)dt соответственно (т.е. ф_j(τ′) и ф_j(τ″)).

В исходном состоянии в регистры 17 и 18 через элементы ИЛИ 15 и 16 занесены значения границ интервала возможного значения τ[τ₁, τ_n] соответственно τ₁ и τ_n. Со входа устройства 33 в регистр 19 занесена константа деления, равная двум; она поступает на вход блока 91.

На выходы сумматора 23 и вычитателя 24 со входа 30 устройства поступает константа сложения; Δτ /2.

На входы блоков умножения 1 и 2 поступает константа умножения С со входа 27 устройства. На входы сумматоров 3 и 4 со входа устройства 28 поступает константа g. На входы блоков деления 5 и 6 поступает константа R со входа устройства 29.

С выхода блока деления 11 на вход сумматора 22 поступает значение: . На выходах сумматора 22 и вычитателя 24 образуются значения τ′= + и τ″ = - соответственно, которые поступают на входы блоков умножения 1 и 2, на выходе которых образуются значения: с ˙ τ' и с ˙ τ'' соответственно, которые поступают на входы сумматоров 3 и 4 соответственно. В результате сложения на их выходах образуются значения: с ˙ τ'+ g и с ˙ τ''+ g соответственно, поступающие на входы блоков деления 5 и 6, на выходах которых получаем и , которые поступают на входы блоков умножения 7 и 8, соответственно. На входы блоков нелинейности 11 и 12 поступают значения τ' и τ'' соответственно. При каждом очередном значении τj из блоков нелинейности 11 и 12 вырабатываются на интервале [o, τj) функции R(t) и поступают в интеграторы 13 и 14 соответственно, где они интегрируются, верхний предел интегрирования определяется соответственно: τj' и τj''. С выходов интеграторов 13 и 14 сигналы, соответствующие P(t)dt и P(t)dt поступает на входы блоков умножения 7 и 8 соответственно. В результате чего на выходах блоков умножения 7 и 8 появляются сигналы, соответствующие ф_j(τ′) и Tф_j(τ″), которые поступают на входы компаратора 9. Первоначально возможные значения находятся в интервале [τ, τ_n]. В результате сравнения в компараторе 9 возможны три случая:
1) ф_j(τ′)> ф_j(τ″)
2) ф_j(τ′) < ф_j(τ″)
3) ф_j(τ′) = ф_j(τ″)
В первом случае по свойству унимодальности функции ф(τ) определяется новый интервал возможных значений τ, равный + + , . В этом случае для дальнейшего поиска τ_опт необходимо изменить содержимое регистра 15 на + + . Это реализуется следующим образом: единичный сигнал с первого выхода компаратора 9 открывает элемент И 25, в результате чего значение + + с выхода сумматора 23 переписывается через элемент ИЛИ 15 в регистр 17. Далее формируются очередные ф_j+1(τ′) и ф_j+1(τ″) для новых
τ′= +
τ″ = - и т.д.

В случае, если ф_j(τ′) < ф_j(τ″) по свойству унимодальности функции ф(τ) определяем новый интервал возможных значений τ, равный , + . В этом случае в регистр 18 заносится значение + через элемент ИЛИ 16 по единичному сигналу с выхода компаратора 9 на входе элемента И 26. Далее формируются очередные значения ф_j+1(τ′) и ф_j+1(τ″) для новых
τ′= +
τ″ = - и т.д.

В случае, если ф_j(τ′) = ф_j(τ″), тогда найден оптимальный период технического обслуживания τ_опт, равный - = + .

В этом случае значение τ_опт поступает на выход устройства 34. Это реализовано следующим образом: единичный сигнал с выхода компаратора, открывает элемент И 10, в результате чего значение τ_опт с выхода сумматора 22 поступает на выход устройства 3. На этом работа устройства заканчивается.

Изобретение относится к устройствам контроля и может быть использовано в научных исследованиях и технике, где требуется находить оптимальные периоды технического обслуживания изделий. Цель изобретения - повышение быстродействия устройства. Устройство содержит регистры 17, 18 и 19, элементы ИЛИ 15 и 16, элементы И 10, 25 и 26, блоки 5, 6 и 21 деления, сумматоры 3, 4, 22 и 23, блоки 1, 2, 7 и 8 умножения, блоки 11 и 12 нелинейности, интеграторы 13 и 14 и вычитатели 20 и 24. В изобретении определяют временные интервалы, в которых находится экстремальное значение среднего времени полезного функционирования изделия. 1 ил.

УСТРОЙСТВО ДЛЯ УЧЕТА И КОНТРОЛЯ ВРЕМЕНИ ОПТИМАЛЬНОГО ПЕРИОДА ТЕХНИЧЕСКОГО ОБСЛУЖИВАНИЯ ИЗДЕЛИЯ, содержащее первый и второй блоки нелинейности, выходы которых подключены к входам соответственно первого и второго интеграторов, первый и второй блоки умножения, первые входы которых объединены и являются первым входом устройства, первый и второй сумматоры, первые входы которых объединены и являются вторым входом устройства, вторые входы сумматоров соединены с выходами соответственно первого и второго блоков умножения, выходы первого и второго сумматоров подключены к первым входам соответственно первого и второго блоков деления, компаратор, первый выход которого соединен с первым входом первого элемента И, выход которого является первым выходом устройства, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены первый и второй элементы ИЛИ, первый, второй и третий регистры, первый и второй вычитатели, третий блок деления, третий и четвертый сумматоры, второй и третий элементы И, третий и четвертый блоки умножения, выход первого элемента ИЛИ подключен к входу первого регистра, выход которого соединен с первыми входами первого сумматора и первого вычитателя, выход которого через третий блок деления подключен к второму входу третьего сумматора, выход которого соединен с первыми входами четвертого сумматора и второго вычитателя и с вторым входом первого элемента И, выход четвертого сумматора подключен к первому входу второго элемента И, к второму входу первого блока умножения и входу первого блока нелинейности, выход второго вычитателя соединен с вторым входом второго блока умножения, с входом второго блока нелинейности и первым входом третьего элемента И, выход которого подключен к первому входу второго элемента ИЛИ, выход которого соединен с входом второго регистра, выход которого подключен к второму входу первого вычитателя, выход третьего регистра соединен с вторым входом третьего блока деления, выходы первого и второго интеграторов подключены к первым входам соответственно третьего и четвертого блоком умножения, выходы которых соединены соответственно с первым и вторым входами компаратора, второй вход которого подключен к второму входу второго элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выходы первого и второго делителей подключены к вторым входам соответственно третьего и четвертого блоков умножения, вторые входы первого и второго делителей объединены и являются третьим входом устройства, вторые входы четвертого сумматора и второго вычитателя объединены и являются четвертым входом устройства, вторые входы первого и второго элементов ИЛИ являются соответственно пятым и шестым входами устройства, вход третьего регистра является седьмым входом устройства.