УСТРОЙСТВО КОНТРОЛЯ ВОСПРИИМЧИВОСТИ РАДИОПРИЕМНИКА К ПОМЕХАМ Российский патент 1995 года по МПК H04B17/00 

Изобретение относится к радиотехнике и может быть использовано для контроля динамического диапазона радиоприемника по интермодуляции заданного типа.

На чертеже приведена структурная электрическая схема устройства контроля восприимчивости радиоприемника к помехам.

Устройство контроля восприимчивости радиоприемника к помехам содержит последовательно соединенные тактовый генератор 1, первый счетчик 2 импульсов, первый цифроаналоговый преобразователь (ЦАП) 3 и первый управляемый генератор 4, последовательно соединенные второй счетчик 5 импульсов, вход которого соединен с выходом переполнения первого счетчика 2 импульсов, второй цифроаналоговый преобразователь (ЦАП) 6, второй управляемый генератор 7 и сумматор 8, второй вход которого соединен с выходом первого управляемого генератора 4, последовательно соединенные третий счетчик 9 импульсов, вход которого соединен с выходом переполнения второго счетчика 5 импульсов, первый дешифратор 10 и управляемый аттенюатор 11, сигнальный вход которого соединен с выходом сумматора 8, а выход является входом контролируемого радиоприемника 22, блок 12 запуска, выход которого соединен с блокирующим входом тактового генератора 1,вычислитель 13, первый и второй входы которого соединены соответственно с информационными выходами первого и второго счетчиков 2 и 5 импульсов, блок 14 памяти, информационный вход которого соединен с информационным выходом первого счетчика 2 импульсов, компаратор 15, выход которого соединен со стробирующим входом блока 14 памяти, амплитудный детектор 16, выход которого соединен со входом компаратора 15, а вход является выходом контролируемого радиоприемника 22, блок 17 сравнения, первый и второй входы которого соединены с выходами соответственно вычислителя 13 и блока 14 памяти, последовательно соединенные второй дешифратор 18, вход которого соединен с выходом блока 14 памяти, и первый индикатор 19, триггер 20, информационный вход которого соединен с выходом блока 17 сравнения, стробирующий вход - с выходом компаратора 15, а выход - с входом блока 12 запуска, второй индикатор 21, первый и второй входы которого соединены с выходами соответственно первого дешифратора 10 и триггера 20.

Тактовый генератор 1 выполнен на цифровых микросхемах 561ЛА7.

Первый и второй счетчики 2 и 5 импульсов выполнены на микросхемах 561ИЕ14 и 561ЛА7.

Первый и второй цифроаналоговые преобразователи 3 и 6 выполнены на микросхемах К572ПА1А и К140УД8.

Первый и второй управляемые генераторы 4 и 7 состоят из генератора высоких частот на двух транзисторах, выполненного по принципу компенсации потерь в контуре за счет положительной обратной связи, и усилителя мощности с трансформатором сопротивления на выходе для согласования выходного сопротивления усилителя мощности и входного сопротивления сумматора. В колебательный контур высокочастотного генератора включен варикап, с помощью которого производится перестройка генератора по частоте.

Сумматор 8 выполнен на резисторах.

Третий счетчик 9 импульсов выполнен на цифровых микросхемах 561ИЕ10.

Первый и второй дешифраторы 10 и 18 выполнены на цифровых микросхемах 561ИД1 и 561ИД5 соответственно.

Управляемый аттенюатор 11 представляет собой резистивную матрицу, причем, так как разность затуханий между соседними уровнями одинакова, матрица выполнена на необходимом количестве резисторов двух номиналов. Переключение уровней производится с помощью реле РЭС49, управляемых электронными ключами на транзисторах микросборки КТС613Б.

Блок 12 запуска выполнен на цифровых микросхемах 561ЛА7.

Вычислитель 13 выполнен на микросхемах 561ИМ3 и 561ИМ4.

Блок 14 памяти выполнен на микросхемах 176РУ2.

Компаратор 15 выполнен на аналоговой микросхеме 140УД8.

Амплитудный детектор 16 - последовательный диодный детектор.

Блок 17 сравнения выполнен на цифровых микросхемах 561ИП2.

Первый индикатор 19 выполнен на семисегментных ЖКИ.

Триггер 20 выполнен на микросхемах 561ТМ3.

Второй индикатор 21 представляет собой матрицу из светоизлучающих диодов типа АЛ307А с перекрестной коммутацией, излучающих свет при подаче на соответствующий элемент прямого тока.

Устройство контроля восприимчивости радиоприемника к помехам работает следующим образом.

Импульсы с выхода тактового генератора 1 поступают на вход первого (реверсивного) счетчика 2 импульсов (по mod M₁). На его информационном выходе формируется последовательность двоичных кодов чисел от 0 до М₁:
M₁ = Df/Δ F, где Df - рабочий диапазон частот;
Δ F - полоса пропускания радиоприемника.

Эти коды преобразуются первым цифроаналоговым преобразователем 3 в ступенчатое возрастающее напряжение. При достижении числа М₁ на выходе переполнения первого счетчика 2 импульсов формируется сигнал переноса, который переключает функцию сложения на функцию вычитания. При этом будет формироваться убывающая последовательность чисел от М₁ до 0, с помощью которой первый цифроаналоговый преобразователь 3 сформирует ступенчатое убывающее напряжение. При достижении 0 формируется сигнал займа, который изменит функцию вычитания на функцию сложения и процесс повторится. Полученное такие образом напряжение треугольной формы управляет сканированием частоты f₁ первого управляемого генератора 4 в диапазоне Df.

Импульсы смены функций с выхода переполнения первого счетчика 2 импульсов поступают на вход второго счетчика (реверсивного) 5 импульсов (по mod M₂ = M₁), который совместно с вторым цифроан- алоговым преобразователем 6 сформирует напряжение треугольной формы, управляющее сканированием частоты f₂ второго управляемого генератора 7 в диапазоне Df.

Уровень мощностей первого и второго управляемых генераторов 4 и 7 одинаков, поскольку нет оснований для установки других соотношений. Далее сигналы поступают на сумматор 8, с выхода которого суммарный сигнал поступает на сигнальный вход управляемого аттенюатора 11.

Импульсы смены функций второго счетчика 5 импульсов поступают на вход третьего счетчика 9 импульсов (по mod M₃)
M₃ = h, где h - количество уровней управляемого аттенюатора 11.

Возможный диапазон мощностей на выходе управляемого аттенюатора 11 равен
DP(дБ) = 10 lg (P_бл/P_о), где Р_бл - мощность блокирующей помехи (задается соответствующими стандартами);
Р_о - порог чувствительности радиоприемника.

Количество уровней затухания
h = 1 + DP/Δ P, где Δ Р(дБ) - требуемая дискретность изменения мощности зондирующего сигнала.

Таким образом, под действием входных импульсов на выходе третьего счетчика 9 импульсов последовательно появляются двоичные коды чисел от 0 до h, которые дешифрируются первым дешифратором 10, выходной сигнал которого последовательно переключает управляемый аттенюатор 11 на соответствующие уровни затухания.

С выхода управляемого аттенюатора 11 зондирующее воздействие подается на вход контролируемого радиоприемника 22, отклики которого с выхода его усилителя промежуточной частоты поступают на амплитудный детектор 16, с выхода которого огибающая отклика поступает на компаратор 15, предназначенный для нормирования амплитуды отклика для согласования с входными уровнями цифровых микросхем.

Далее импульсы, соответствующие откликам, поступают на стробирующий вход блока 14 памяти. На информационный вход блока 14 памяти поступают двоичные коды чисел N₁ с информационного выхода первого счетчика 2 импульсов, линейно связанные с частотой генерации первого управляемого генератора 4. Так как увеличение мощности зондирующего сигнала на выходе управляемого аттенюатора 11 начинается с величины Р_о, соответствующей порогу чувствительности контролируемого радиоприемника, то первый отклик на его выходе будет соответствовать основному каналу приема, а двоичный код числа N₁ = N_о, присутствующий в этот момент времени на выходе первого счетчика 2 импульсов, будет соответствовать частоте настройки радиоприемника.

С выхода блока 14 памяти зафиксированный код поступает на второй дешифратор 18, на выходе которого подключен первый цифровой индикатор 19. При этом на нем появится точное численное значение частоты настройки радиоприемника. Сравнение полученной величины с ориентировочной, определенной по шкале радиоприемника, позволяет убедиться в ее достоверности.

На первый и второй входы вычислителя 13 с выходов первого и второго счетчиков 2 и 5 импульсов поступают двоичные коды чисел N₁ и N₂, величины которых линейно связаны соответственно с частотами f₁ и f₂выходных сигналов первого и второго управляемых генераторов 4 и 7. Вычислитель 13 осуществляет арифметическую операцию в двоичных кодах по формуле, соответствующей заданному типу интермодуляции. Например, для интермодуляции 3-го порядка в соответствии с формулой
|2f₁ - f₂| = f_o;
|2N₁ - N₂| = N_x.

Двоичный код числа N_x поступает на первый вход блока 17 сравнения. На второй вход его поступает двоичный код числа N_o. На выходе блока 17 сравнения будут появляться импульсы с уровнем логической "1" в моменты времени, когда будет выполняться условие N_x = N_o. Таким образом фиксируются моменты времени возможного появления в радиоприемнике интермодуляции заданного типа.

Импульсы с выхода блока 17 сравнения поступают на информационный вход триггера 20. На стробирующий вход его с выхода компаратора 15 поступают отклики контролируемого радиоприемника на зондирующее воздействие. При одновременном их поступлении триггер 20 переключается во второе устойчивое состояние и на его выходе появится уровень логической "1".

Таким образом фиксируются отклики, возникающие на выходе контролируемого радиоприемника за время измерения и соответствующие интермодуляции заданного типа.

Уровень логической "1" с выхода триггера 20 поступает на первый вход второго индикатора 21.

Второй индикатор 21 представляет собой матрицу из h светодиодов, аноды которых подключены к первому входу индикатора. Второй вход индикатора представляет собой выводы катодов светодиодов, подключаемые к соответствующим выводам первого дешифратора 10. При переключении уровней затухания управляемого аттенюатора 11 синхронно происходит подключение соответствующих светодиодов к нулевому потенциалу (первый дешифратор имеет инверсные выходы). При появлении на первом входе второго индикатора уровня логической "1", светодиод, соответствующий уровню мощности зонди- рующего сигнала, присутствующего в данный момент времени, начинает светиться, и тем самым фиксирует уровень возникновения в радиоприемнике интермодуляции заданного типа.

После появления на выходе триггера 20 уровня логической "1", он поступает также на блок 12 запуска, на выходе которого при этом появится уровень блокирования тактового генератора. Процесс контроля прекратится. Таким образом, цикл измерения полностью автоматизирован.

При очередном запуске, после нажатия кнопки, входящей в состав блока 12 запуска, на его выходе появится уровень, разрешающий работу тактового генератора 1, и процесс измерения повторится.

Использование: для контроля динамического диапазона радиоприемника по интермодуляции заданного типа. Сущность изобретения: устройство содержит три генератора 1, 4 и 7, три счетчика 2, 5 и 9, два ЦАП 3 и 6, сумматор 8, два дешифратора 10 и 18, управляемый аттенюатор 11, блок 12 запуска, вычислитель 13, блок 14 памяти, компаратор 15, амплитудный детектор 16, блок 17 сравнения, два индикатора 19 и 21, триггер 20 и контролируемый радиоприемник 22. Положительный эффект: обеспечение контроля динамического диапазона радиоприемника по интермодуляции заданного типа. 1-2-3-4-8-11-22-16-15-20-12-1, 2-5-6-7-8, 2-5-9-10-11, 5-13-17-20-21, 10-21, 2-14-18-19, 14-17. 1 ил.

УСТРОЙСТВО КОНТРОЛЯ ВОСПРИИМЧИВОСТИ РАДИОПРИЕМНИКА К ПОМЕХАМ, содержащее последовательно соединенные управляемый аттенюатор, контролируемый радиоприемник и амплитудный детектор, первый счетчик, два генератора, сумматор, блок памяти, компаратор, триггер и первый индикатор, отличающееся тем, что, с целью обеспечения возможности контроля динамического диапазона радиоприемника по интермодуляции заданного типа, введены последовательно соединенные блок запуска и тактовый генератор, выход которого подключен к входу первого счетчика, последовательно соединенные второй счетчик, вход которого соединен с первым выходом первого счетчика, третий счетчик и первый дешифратор, выход которого подключен к одному входу управляемого аттенюатора, два цифроаналоговых преобразователя, вход первого цифроаналогового преобразователя соединен с выходом первого счетчика, а выход подключен к входу первого генератора, выход которого подключен к первому входу сумматора, второй вход которого соединен с выходом второго генератора, вход которого соединен с выходом второго цифроаналогового преобразователя, вход которого соединен с вторым выходом второго счетчика, выход сумматора подключен к второму входу управляемого аттенюатора, последовательно соединенные вычислитель, один вход которого соединен с вторым выходом второго счетчика, а второй вход - с вторым выходом первого счетчика и объединен с первым входом блока памяти, и блок сравнения, выход которого подключен к одному входу триггера, второй вход которого соединен с выходом компаратора, который подключен к второму входу блока памяти, выход которого подключен соответственно к второму входу блока сравнения и входу введенного второго дешифратора, выход которого подключен к входу первого индикатора, второй индикатор, один вход которого соединен с выходом первого дешифратора, а второй вход соединен с выходом триггера, который подключен также к входу блока запуска, выход амплитудного детектора подключен к входу компаратора.