УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ВИДЕОСИГНАЛА Российский патент 1995 года по МПК G06F3/153 

Изобретение относится к автоматике, вычислительной и телевизионной технике и может быть использовано в системах отображения графической информации с выводом на индикаторные устройства телевизионного типа.

Цель изобретения упрощение устройства.

На фиг. 1 представлена функциональная схема устройства; на фиг. 2 функциональная схема блока оперативной памяти; на фиг. 3 блока сравнения; на фиг. 4 телевизионное изображение объемных геометрических объектов.

Устройство содержит первый 1, второй 2 и третий 3 формирователи адреса, коммутатор 4, блок 5 оперативной памяти, блок 6 формирования видеосигнала, блок 7 сравнения. Формирователь адреса содержит регистры 8, 9 и 10, сумматор 11, коммутатор 12. Имеются второй 13, третий 14 и четвертый 15 управляющие входы, четвертая группа 16 информационных входов, второй информационный вход 17, первый управляющий вход 18, первый информационный вход 19 и синхровход 20, информационные входы первой 21, второй 22 и третьей 23 групп.

Блок 5 оперативной памяти содержит накопители 24-27, элемент ИЛИ 28. Позицией 29 обозначен его адресный вход, 30 входы разрешения считывания (выборки), 31 выход блока.

Блок 7 сравнения содержит регистры 32-35, компараторы 36-39.

Формулы аффинного отображения трехмерного пространства на трехмерное пространство следующие:
х_зу a₁x_э + b₁y_э + с₁z_э + δ₁
y_зу а₂х_э + b₂y_э + с₂z_э + δ₂ (1)
z_зу а₂х_э + b₃y_э + с₃z_э + δ₃
В случае растровой развертки изображения аффинные отображения плоскости на плоскость экрана сводятся к
хⁱ_зу А₁х_э^j + В₁ⁱ;
yⁱ_зу А₂х_эⁱ + В₂ⁱ. (2)
Аналогично для объема выражения (1) сводятся к
хⁱ_зу А₁х_эⁱ + В₁ⁱ;
yⁱ_зу А₂х_эⁱ + В₂ⁱ; (3)
zⁱ_зу= А₃х_эⁱ + В₃ⁱ.

Устройство работает следующим образом.

Микропроцессорный вычислитель (не показан) за время отображения одного кадра выполняет расчет значений коэффициентов А₁ⁱ, В₁ⁱ, зависящих от взаимного расположения моделируемого изображения и зрительной системы наблюдателя, численные значения которых перед началом отображения очередной i-й строки развертки изображения заносится в регистры 8 и 9.

Полный адрес текущей ячейки памяти блока оперативной памяти определяется значением координат xⁱ, yⁱ, zⁱ, которые формируются одинаковыми формирователями 1, 2 и 3.

Формирователь 1 кооpдинат х_зу работает следующим образом.

Вычисленные значения коэффициентов проективного преобразования А₁, В₁, записанные соответственно в регистры 8 и 9 в интервалы СГИ и КГИ, устанавливаются на первом информационном входе сумматора 11, который в зависимости от значения знакового разряда на его управляющем входе настраивается либо на суммирование, либо на вычитание, на информационном входе регистра 10, пройдя через коммутатор 12, который в течение СГИ и КГИ подключает свой второй информационный вход к информационному входу регистра 10.

В течение отображения i-й строки развертки изображения выход сумматора 11 подключается к информационному входу регистра 10, выполненного на ТТ-триггерах, запись информации в который происходит по фронту импульсов, действующих на его управляющем входе, а выдача на его выход по их спаду.

Сумма А₁х_э^j + В₁ⁱ (см. (3)) образуется на выходе регистра 10, которая, действуя на втором информационном входе сумматора 11, складывается со значением А₁ и дает результат А₁х_э^j+1 + В₁ⁱ, который через интервал времени, равный периоду частоты, действующей на управляющем входе регистра 10, переписывается на его выход. На выходе формирователя 1 образуется х^i,j_зу, равное выражению (3).

Аналогично на выходах формирователей 2, 3 координат y_зу, z_зу образуются значения y_зу^i,j, z_зу^i,j. На входы групп 22 и 23 подаются значения А₂ⁱ, В₂ⁱ, А₃ⁱ, В₃ⁱ соответственно, которые заносятся в регистры формирователей 2 и 3 по сигналам управления, поступающим соответственно на управляющие входы этих групп 22 и 23. Коммутатор 4 служит для подключения адресных входов блока 5 оперативной памяти во время отображения информации к выходам формирователей 1, 2 и 3, а при первоначальном занесении информации в блок 5 оперативной памяти к шине адреса записи микроЭВМ.

В блоке 6 формирования видеосигнала информационный сигнал с выхода блока 5 суммируется с сигналом телевизионной синхросмеси, действующим на входе 20, и поступает на выход формирователя видеосигнала.

В накопителях 24-27 занесены битовые карты изображений плоскостей, например, показанных на фиг. 4. Через элемент ИЛИ 28 на выход блока 5 передается информация из того накопителя, на входе управления которого присутствует сигнал разрешения. Эти управляющие сигналы формируются в блоке 7.

На первых входах компараторов 36-39 действуют сигналы х_зу^i,j или y_зу^i,j, z_зу^i,j, а на вторых хранящиеся в регистрах 32-35 признаки соответствующих граней, которые заносятся туда перед отображением изображения и соответствуют геометрическому расположению в трехмерной системе координат x, y, z его граней. В случае, показанном на фиг. 3, эти значения составят х0; z 0; x x₁; y y₁.

Таким образом, происходит преобразование трехмерного значения текущих координат х_зу, y_зу, z_зу, вырабатываемых согласно выражениям (3) соответствующими формирователями 1, 2, 3, в двухмерные значения координат (номеров строк и столбцов) накопителей 24-27.

Заявляемое устройство позволяет исключить из своей структуры N процессоров, обрабатывающих каждую грань отдельно, и выполнять геометрические преобразования трансформирующих в зависимости от ракурса изображений в соответствие точных аналитических зависимостей, описывающих эти преобразования (см. выражение (1)).

Предлагаемое техническое решение позволяет с высокой точностью выполнить геометрические преобразования формируемых на телевизионном экране изображений.

Изобретение относится к автоматике и вычислительной технике. Цель изобретения упрощение устройства. Сущность: устройство содержит формирователи 1, 2 и 3 адреса, коммутатор 4, блок 5 оперативной памяти, блок 6 формирования видеосигнала, блок 7 сравнения. 4 ил.

УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ВИДЕОСИГНАЛА, содержащее с первого по третий формирователи адреса, коммутатор, блок оперативной памяти, выход которого подключен к информационному входу блока формирования видеосигнала, выход которого является выходом устройства, адресный вход блока оперативной памяти соединен с выходом коммутатора, первый и второй информационные входы которого соединены соответственно с выходами первого и второго формирователей адреса, информационные и управляющие входы с первого по третий формирователей адреса являются соответственно информационными входами с первой по третью групп и управляющими входами с первой по третью групп устройства, информационный вход и вход управления записью блока оперативной памяти являются соответственно первыми информационным и управляющим входами устройства, третий информационный вход и управляющий вход коммутатора являются соответственно вторыми информационным и управляющим входами устройства, синхровход блока формирования видеосигнала является третьим управляющим входом устройства, первым синхровходом которого являются первые управляющие входы формирователей адреса, отличающееся тем, что содержит блок сравнения, выходы которого соединены с входами разрешения считывания блока оперативной памяти, информационные входы первой группы блока сравнения соединены с выходами формирователей адреса, информационные входы второй группы блока сравнения являются информационными входами четвертой группы устройства, вторым синхровходом которого являются вторые управляющие входы формирователей адреса, четвертый информационный вход коммутатора соединен с выходом третьего формирователя адреса.