РЕЛЕ ЧАСТОТЫ ИЛИ ФАЗЫ Российский патент 1996 года по МПК H02J3/24 H01H47/28 

Изобретение относится к автоматике. При подключении одного сигнала переменного тока оно может быть использовано как реле частоты с выдачей во внешние цепи дискретных сигналов с гистерезисом и с защитой от двукратного сбоя, двоичного кода измеренного значения периода контролируемой частоты, двоичного кода контрольных точек схемы и сигнала контроля цепей входного сигнала, который одновременно служит сигналом контроля питания схемы. При подключении двух сигналов оно может быть использовано как реле разности фаз с измерением фазы от 0 до 360^о, к выходным сигналам добавляются сигнал аналогового значения фазы и сигнал исправности цепей второго сигнала.

Известны способы преобразования изменения различных параметров: линейных и угловых перемещений, давления, температуры и т.д. в изменение частоты или фазы, которые позволяют использовать это изобретение в качестве аналого-цифрового преобразователя (АЦП) этих параметров с дискретными (релейными) выходами, а это уже пропорциональный регулятор одного параметра.

В устройствах релейной защиты и автоматики энергосистем, а также в устройствах технологических защит, блокировок и сигнализации необходимо преобразовать изменение какого-либо параметра в дискретные сигналы (обычно не более четырех).

Известны микропроцессорные гибкие системы релейной защиты и технологической автоматики, которые отличаются большой сложностью, высокой стоимостью и низкой надежностью, так как требуют постоянные запоминающие устройства (ПЗУ) большой емкости для хранения кода уставок и программы вычисления, оперативные запоминающие устройства для хранения промежуточных вычислений, нормирующие преобразователи контролируемого параметра в токовый сигнал, к выходу которого подключаются АЦП, которые сами по себе являются сложными и дорогими приборами.

Известны реле частоты, в которых измерение частоты заменено измерением длительности периода. Они обладают высокой точностью и надежностью, однако имеют большие габариты и стоимость. Способы задания уставок не позволяют изготовить их в виде одной или нескольких больших интегральных схем (БИС). Для проверки их схем на функционирование необходимо дополнительное оборудование.

Наиболее близким к изобретению по технической сущности является цифровое реле частоты, в котором выбор уставок производится с помощью декадных переключателей, при использовании специализированных БИС потребуется большое количество выводов.

Целью изобретения является расширение функциональных возможностей реле частоты, увеличение его надежности, быстродействия и получение возможности проверки схемы на функционирование без дополнительных приборов.

Цель достигается тем, что в реле частоты, содержащее первый формирователь прямоугольных импульсов, распределитель импульсов, задающий генератор, конъюнктор счетчика АЦП, счетчик АЦП, первый конъюнктор уставки срабатывания, первый конъюнктор уставки возврата, триггер уставки срабатывания, триггер уставки возврата, второй конъюнктор уставки срабатывания, второй конъюнктор уставки возврата, дизъюнктор уставки срабатывания, дизъюнктор уставки возврата, счетчик импульсов срабатывания, счетчик импульсов возврата, дизъюнктор выходного триггера ступени, выходной триггер ступени и блок контроля питания, причем вход первого формирователя прямоугольных импульсов соединен с выводов, предназначен для подключения сигнала контролируемой частоты, а его выход подключен к первому входу распределителя импульсов, второй вход которого подключен к инверсному выходу задающего генератора, третий вход распределителя подключен к прямому выходу задающего генератора, первый выход распределителя импульсов соединен с входом установки нуля триггера уставки срабатывания и с входом установки нуля триггера уставки возврата, выход конъюнктора счетчика АЦП соединен со счетным входом счетчика АЦП, инверсный выход которого соединен с первым входом конъюнктора счетчика АЦП и с выводом, предназначенным для выдачи сигнала исправности цепей сигнала контролируемой частоты, выход первого конъюнктора уставки срабатывания подключен к входу установки "1" триггера уставки срабатывания, выход первого конъюнктора уставки возврата соединен с входом установки "1" триггера уставки возврата, прямой выход триггера уставки срабатывания подключен к первому входу второго конъюнктора уставки срабатывания, второй вход которого подключен к прямому выходу триггера уставки возврата, инверсный выход триггера уставки срабатывания соединен с первым входом второго конъюнктора уставки возврата, второй вход которого соединен с инверсным выходом триггера уставки возврата, выход второго конъюнктора уставки срабатывания соединен со счетным входом счетчика импульсов срабатывания, выход второго конъюнктора уставки возврата соединен со счетным входом счетчика импульсов возврата, первый вход дизъюнктора уставки срабатывания соединен с выходом блока контроля питания, а его выход соединен с входом установки нуля счетчика импульсов срабатывания, первый вход дизьюнктора уставки возврата соединен с выходом блока контроля питания, а его выход соединен с входом установки нуля счетчика импульсов возврата, первый вход дизъюнктора выходного триггера ступени соединен с выходом блока контроля питания, а его выход соединен с входом установки нуля выходного триггера ступени, прямой выход которого подключен к выводу, предназначенному для подключения исполнительного органа, введены регистр АЦП, счетчик адресов ПЗУ, ПЗУ, конъюнктор регистра уставок, регистр установок цифровой компаратор, дизъюнктор счетчика разрядов уставки, дизъюнктор регистра уставок, счетчик уставок, счетчик разрядов уставки, конъюнктор триггера блокировки, дизъюнктор триггера блокировки, триггер блокировки, регистр состояния триггеров, конъюнктор регистра АЦП, формирователь прямоугольных импульсов второго сигнала, триггер второго сигнала, делитель частоты, коммутатор АЦП, конъюнктор имитации низкой частоты, триггер контроля второго сигнала, третий конъюнктор уставки срабатывания, третий конъюнктор уставки возврата, конъюнктор переноса, коммутатор выходного триггера ступени. При этом второй вход конъюнктора счетчика АЦП соединен с выходом коммутатора АЦП, третий вход конъюнктора счетчика АЦП соединен с инверсным выходом триггера второго сигнала, четвертый вход конъюнктора счетчика АЦП соединен с выводом, предназначенным для подключения сигнала имитации высокой частоты, вход установки нуля счетчика АЦП соединен с выходом конъюнктора имитации низкой частоты, выходы параллельного кода счетчика АЦП соединены с входами параллельного кода регистра АЦП, стробирующий вход регистра АЦП соединен с выходом конъюнктора регистра АЦП, который подключен также к стробирующему входу регистра состояния триггеров и к выводу, предназначенному для подключения стробирующих входов внешних регистров, вход команды записи параллельного кода регистра АЦП соединен с вторым выходом распределителя импульсов, выход последовательного кода регистра АЦП соединен с выводом, предназначенным для подключения информационного входа внешнего регистра измеренного значения периода или фазы, выходы параллельного кода регистра АЦП соединены с входами параллельного кода слова А цифрового компаратора, счетный вход делителя частоты соединен с прямым выходом задающего генератора, вход установки нуля делителя частоты соединен с первым выходом распределителя импульсов, а его выход соединен первым входом коммутатора АЦП, с первым входом дизъюнктора счетчика разрядов уставки и с инверсным входом конъюнктора триггера блокировки, второй вход коммутатора АЦП соединен с прямым выходом задающего генератора, третий вход коммутатора АЦП соединен с выводом, предназначенным для подключения сигнала управления коммутатором АЦП, второй вход дизъюнктора счетчика разрядов уставки соединен с вторым выходом счетчика уставок, первый выход которого соединен с первым входом конъюнктора регистра АЦП, второй вход которого подключен к выходу конъюнктора регистра уставок, который подключен также к счетному входу счетчика адресов ПЗУ и к стробирующему входу регистра уставок, первый вход дизъюнктора регистра уставок подключен к первому выходу распределителя импульсов, его второй вход подключен к второму выходу счетчика разрядов уставки, который подключен также к второму входу конъюнктора переноса, вход установки нуля счетчика адресов ПЗУ соединен с первым выходом распределителя импульсов, выходы параллельного кода счетчика адресов ПЗУ соединены с адресными входами внутреннего ПЗУ и с выводами, предназначенными для подключения адресных входов внешнего ПЗУ, выход последовательного кода внутреннего ПЗУ соединен с выводом, предназначенным для подключения входа последовательного кода регистра уставок, который соединен с выводом, предназначенным для подключения выхода последовательного кода внутреннего или внешнего ПЗУ, при использовании внутреннего ПЗУ эти два вывода соединяются перемычкой, при использовании внешнего ПЗУ эта перемычка снимается и вывод входа последовательного кода регистра уставок соединяется с выходом последовательного кода внешнего ПЗУ, первый вход конъюнктора регистра уставок соединен с выходом дизъюнктора счетчика разрядов уставки, который соединен также со счетным входом счетчика разрядов уставки, второй вход конъюнктора регистра уставок соединен с инверсным выходом триггера блокировки, вход установки нуля регистра уставок соединен с выходом дизъюнктора регистра уставок, выходы параллельного кода регистра уставок соединены с входами параллельного кода слова В цифрового компаратора, инверсный выход которого соединен с первым входом первого конъюнктора уставки срабатывания и с первым входом первого конъюнктора уставки возврата, вход установки нуля счетчика уставок соединен с первым выходом распределителя импульсов, счетный вход счетчика уставок соединен с третьим выходом счетчика разрядов уставки, вход установки нуля которого соединен с выходом дизъюнктора триггера блокировки, который соединен также с входом установки нуля триггера блокировки, вход установки единицы которого соединен с выходом конъюнктора триггера блокировки, прямой вход которого соединен с первым выходом счетчика разрядов уставки, первый вход дизъюнктора триггера блокировки соединен с третьим выходом счетчика разрядов уставки, который соединен также с первым входом конъюнктора регистра состояния триггеров, второй вход которого соединен с пятым выходом счетчика уставок, который соединен также с первым входом конъюнктора переноса, выход конъюнктора регистра состояния триггеров соединен с входом команды записи параллельного кода регистра состояния триггеров, первый информационный вход которого подключен к прямому выходу триггера уставки срабатывания, второй информационный вход регистра состояния триггеров подключен к прямому выходу триггера уставки возврата, третий информационный вход этого регистра подключен к прямому выходу выходного триггера ступени, прямые выходы триггеров уставок и выходных триггеров других ступеней подключаются к другим входам параллельного кода регистра состояния триггеров, его выход последовательного кода соединен с выводом, предназначенным для выдачи этого когда во внешние цепи, инверсный вход третьего конъюнктора уставки срабатывания подключен к выходу второго конъюнктора уставки срабатывания, его прямой вход подключен к выходу конъюнктора уставки срабатывания, его прямой вход подключен к выходу конъюнктора переноса, который подключен также к прямому входу третьего конъюнктора уставки возврата, инверсный вход которого соединен с выходом второго конъюнктора уставки возврата, второй вход первого конъюнктора уставки срабатывания подключен к третьему выходу счетчика уставок, второй вход первого конъюнктора уставки возврата подключен к четвертому выходу счетчика уставок, первый вход коммутатора выходного триггера ступеней подключен к выходу счетчика импульсов срабатывания, его второй вход подключен к выходу счетчика импульсов возврата, третий вход подключен к выводу, предназначенному для подключения сигнала управления коммутатором выходного триггера ступени, его первый выход подключен к входу установки единицы выходного триггера ступени, а его второй выход подключен к второму входу дизъюнктора выходного триггера ступени, вход формирователя прямоугольных импульсов второго сигнала подключен к выводу, предназначенному для подключения второго сигнала, а его выход подключен к стробирующему входу триггера второго сигнала, информационный вход которого соединен с шиной логической "1", а вход установки нуля соединен с первым выходом распределителя импульсов, инверсный выход триггера второго сигнала подключен к выводу, предназначенному для выдачи аналогового значения фазы во внешние цепи и к информационному входу триггера контроля второго сигнала, стробирующим вход которого подключен к первому выходу распределителя импульсов, а прямой выход к выводу, предназначенному для выдачи сигнала исправности входных цепей второго сигнала во внешние цепи, первый вход конъюнктора имитации низкой частоты подключен к выводу, предназначенному для подключения сигнала имитации низкой частоты, его второй вход подключен к первому выходу распределителя импульсов.

На чертеже представлена структурная схема реле частоты или фазы.

Реле частоты или фазы содержит формирователь 1 прямоугольных импульсов измеряемой частоты, распределитель 2 импульсов, задающий генератор 3, конъюнктор 4 счетчика 5 АЦП, первый конъюнктор 6 уставки срабатывания, первый конъюнктор 7 уставки возврата, триггер 8 уставки срабатывания, триггер 9 уставки возврата, второй конъюнктор 10 уставки срабатывания, второй конъюнктор 11 уставки возврата, дизъюнктор 12 уставки срабатывания, дизъюнктор 13 уставки возврата, счетчик 14 импульсов срабатывания, счетчик 15 импульсов возврата, дизъюнктор 16 выходного триггера ступени, выходной триггер 17 ступеней, блок 18 контроля питания, регистр 19 АЦП, счетчик 20 адресов ПЗУ 21, конъюнктор 22 регистра 23 уставок, цифровой компаратор 24, дизъюнктор 25 счетчика разрядов уставки, дизъюнктор 26 регистра уставок, счетчик 27 уставок, счетчик 28 разрядов уставки, конъюнктор 29 триггера блокировки, дизъюнктор 30 триггера блокировки, триггер 31 блокировки, регистр 32 состояния триггеров, конъюнктор 33 регистра состояния триггеров, конъюнктор 34 регистра АЦП, формирователь 35 прямоугольных импульсов второго сигнала, триггер 36 второго сигнала, делитель 37 частоты, коммутатор 38 АЦП, конъюнктор 39 имитации низкой частоты, триггер 40 контроля второго сигнала, третий конъюнктор 41 уставки срабатывания, третий конъюнктор 42 уставки возврата, конъюнктор 43 переноса, коммутатор 44 и выходного триггера ступени. Схема имеет выводы для подключения внешних цепей: вход 45 формирователя прямоугольных импульсов измеряемой частоты, предназначенный для подключения сигнала контpолируемой частоты, выход 46 выходного триггера ступени, предназначенный для подключения исполнительного органа, вход 47 дизъюнктора выходного триггера ступени, предназначенный для подключения выхода блока контроля питания, выход 48 последовательного кода регистра АЦП, предназначенный для подключения информационного входа внешнего регистра измеренного значения периода или фазы, инверсный выход 49 счетчика АЦП, предназначенный для выдачи во внешние цепи сигнала исправности цепей входного сигнала, выход 50 последовательного кода регистра состояния триггеров, предназначенный для подключения информационного входа внешнего регистра состояния триггеров, вход 51 формирователя прямоугольных импульсов, предназначенный для подключения второго сигнала, инверсный выход 52 триггера второго сигнала, предназначенный для выдачи во внешние цепи аналогового значения фазы, четвертый вход 53 конъюнктора счетчика АЦП, предназначенный для подключения сигнала имитации высокой частоты, третий вход 54 коммутатора АЦП, предназначенный для подключения сигнала управления коммутатором АЦП, прямой выход 55 триггера контроля второго сигнала, предназначенный для выдачи во внешние цепи сигнала неисправности цепей второго сигнала, первый вход 56 конъюнктора имитации низкой частоты, предназначенный для подключения сигнала имитации низкой частоты, третий вход 57 коммутатора выходного триггера ступени, предназначенный для подключения сигнала управления коммутатором выходного триггера ступени, выход 58 конъюнктора регистра АЦП, предназначенный для подключения стробирующего входа внешнего регистра измеренного значения периода или фазы и стробирующего входа внешнего регистра состояния триггеров, вход 59 последовательного кода регистра уставок, предназначенный для подключения выхода последовательного кода уставок внутреннего или внешнего ПЗУ, выход 60 последовательного кода уставок внутреннего ПЗУ, предназначенный для подключения входа последовательного кода регистра уставок, выходы 61-67 параллельного кода счетчика адресов ПЗУ, предназначенные для подключения адресных входов внешнего ПЗУ.

На чертеже показана одна ступень реле частоты или фазы. Для увеличения их числа необходимо добавить элементы, обведенные на чертеже пунктирной линией, и увеличить объем счетчика 27 уставок, регистра 32 состояния триггеров, счетчика 20 адресов ПЗУ, ПЗУ 21, число выходов 46 выходных триггеров ступеней и число входов 51 коммутаторов выходных триггеров ступеней.

Описание работы схемы в режиме понижения частоты для системы автоматической частотной разгрузки (АЧР) электрических энергосистем для использования этой БИС в схеме АЧР необходимо к ее выводам подключить соответствующие сигналы: вход 45 соединить с источником сигнала контролируемой частоты, выход 46 соединить с исполнительным органом, вход 51 формирователя прямоугольных импульсов второго сигнала соединить с шиной логического "0" или "1", третий вход 54 коммутатора АЦП соединить с шиной логической "1", так как контролируемая частота находится в пределах 45-50 Гц, что больше 15,2 Гц, период которой составляет 65535 мкс, равный объему счетчика АЦП при частоте задающего генератора 1 МГц, третий вход 57 коммутатора выходного триггера ступени соединить с шиной логического "0", так как выходной триггер 17 ступени должен срабатывать при понижении частоты, выходы 61-67 параллельного кода счетчика адресов ПЗУ соединить с младшими разрядами адресных входов внешнего ПЗУ, вход 59 последовательного кода регистра уставок соединить с выходом последовательного кода внешнего ПЗУ, выбор соответствующего комплекта уставок в котором производится по заданию диспетчера энергосистемы путем подключения старших разрядов внешнего ПЗУ с шиной логического "0" или "1". Если уставка в процессе эксплуатации не изменяется, то можно использовать внутреннее ПЗУ, код уставок в которое заносится при изготовлении БИС, тогда вход 59 последовательного кода регистра уставок необходимо соединить перемычкой с выходом 60 последовательного кода внутреннего ПЗУ и микросхему внешнего ПЗУ ставить не нужно, выход 48 последовательного кода регистра АЦП и выход 50 последовательного кода регистра состояния триггеров подключаются к входам системы автоматического контроля, код этих сигналов стробируется импульсами с выхода 58 конъюнктора регистра АЦП.

При подаче напряжения питания без наличия входного сигнала на входе 45 первого сигнала на инверсном выходе 49 счетчика АЦП появляется единичный импульс длительностью 65535 мкс, после чего устанавливается логический "0", так как счетчик 5 АЦП заполняется, снимает единицу с этого выхода и с первого входа конъюнктора 4 счетчика АЦП, который перестанет пропускать импульсы задающего генератора на счетный вход счетчика 5 АЦП. На входе 47 дизъюнктора выходного триггера ступени в момент подачи напряжения питания появляется единичный импульс, длительность которого определяется параметрами блока контроля питания. Этот импульс поступает на первый вход дизъюнктора 12 уставки срабатывания, на первый вход дизъюнктора 13 уставки возврата и на первый вход дизъюнктора 16 выходного триггера ступени, поэтому счетчик 14 импульсов срабатывания, счетчик 15 импульсов возврата и выходной триггер 17 ступени установлен в нулевое состояние. Вся остальная часть схемы находится в произвольном состоянии.

Когда на входе 45 первого сигнала появляется напряжение, превышающее порог срабатывания формирователя прямоугольных импульсов измеряемой частоты, на его выходе появляется единица, которая поступает на вход распределителя 2 импульсов. На его выходах формируется по одному импульсу, причем первым будет импульс "Перенос" на втором выходе, который поступает на вход команды записи параллельного кода регистра 19 АЦП. Параллельный код с выходов счетчика 5 АЦП записан в регистр 19 АЦП, так как счетчик заполнен, во всех его разрядах будут единицы. Затем появляется один импульс "Установка 0" на первом выходе распределителя импульсов, который устанавливается в исходное нулевое состояние всю схему за исключением счетчика 14 импульсов срабатывания, счетчика 15 импульсов возврата и выходного триггера 17 ступени. Оба импульса находятся в противофазе импульсам на входе делителя 37 частоты и на входе счетчика 5 АЦП. Это необходимо для того, чтобы передать параллельный код из счетчика 5 АЦП в регистр 19 АЦП без искажения по окончании переходных процессов.

По окончании импульса "Установка 0" счетчик 5 считает импульсы задающего генератора, которые поступают на его счетный вход через коммутатор 38 АЦП и конъюнктор 4 счетчика АЦП, измеряя длительность периода контролируемой частоты. Счетчик 20 адресов ПЗУ считает импульсы с выхода делителя 37 частоты, которые поступают на его счетный вход через дизъюнктор 25 счетчика разрядов уставки и через конъюнктор 22 регистра уставок. Эти импульсы поступают и на стробирующий вход регистра 23 уставок, последовательный код первой уставки передается из ПЗУ 21 в регистр 23 уставок. Импульсы с выхода делителя 37 частоты поступают на счетный вход счетчика 28 разрядов уставки через дизъюнктор 25 счетчика разрядов уставки. Когда будет передан полный код, 16 двоичных разрядов первой уставки, на первом выходе счетчика 28 разрядов уставки появляется единица, которая поступает на прямой вход конъюнктора 29 триггера блокировки. На его выходе появляется "1", когда на его инверсном входе будет "0", которая поступает на вход установки "1" триггера 31 блокировки, который срабатывает и снимает "1" с второго входа конъюктора 22 регистра уставок. Следующие два импульса с выхода дизъюнктора 25 счетчика разрядов уставки на счетный вход счетчика 20 адресов ПЗУ и на стробирующий вход регистра 23 уставок не проходят. Код измеренного значения периода слово А в цифровом компараторе находится полностью. Код уставки слово В будет полным, когда в регистр 23 уставок поступает 16 разрядов, и если А≅B, то на инверсном выходе цифрового компаратора будет единица, которая поступает на первый вход первого конъюнктора уставки срабатывания и на первый вход первого конъюнктора уставки возврата. Счетчик 27 уставок находится в нулевом состоянии,у него единице на третьем выходе, которая поступает на второй вход первого конъюнктора уставки срабатывания. Поэтому, когда появляется единица на инверсном выходе цифрового компаратора, срабатывает триггер 8 уставки срабатывания и остается в таком состоянии до прихода единичного импульса на его вход установки нуля с первого выхода распределителя импульсов. При поступлении в счетчик 28 разрядов уставки еще одного импульса появляется единица на его втором выходе, которая поступает на второй вход дизъюнктора 26 регистра уставок, а с его выхода поступает на вход установки нуля регистра 23 уставок и устанавливает его в нулевое состояние. При поступлении в счетчик 28 разрядов уставки еще одного импульса будет единица на его третьем выходе, которая поступает на счетный вход счетчика уставок, исчезает единица на его третьем выходе и появляется единица на его четвертом выходе, которая поступает на второй вход первого конъюнктора уставки возврата, чтобы результат сравнения кода второй уставки с кодом измеренного значения периода запомнил триггер 7 уставки возврата. Единица с третьего выхода счетчика 28 разрядов уставки поступает на первый вход дизъюнктора 30 триггера блокировки, а с его выхода поступает на вход установки нуля триггера 31 блокировки и счетчика 28 разрядов уставки, они устанавливаются в нулевое состояние. После этого начинается передача последовательного кода уставки возврата из ПЗУ 21 в регистр 23 уставок. Так происходит поочередное сравнение кода измеренного значения периода с кодами восьми уставок, результат сравнения кода каждой уставки с кодом измеренного значения периода запомнит соответствующий триггер уставки срабатывания или триггер уставки возврата. Во время сравнения последней восьмой уставки единица с пятого выхода счетчика уставок поступает на первый вход конъюнктора 43 переноса и на второй вход конъюнктора 33 регистра состояния триггеров. Когда будет передан полный код 16 разрядов восьмой уставки во время установки в нулевое состояние регистра 23 уставок, поступает единица на второй вход конъюнктора 43 переноса с второго выхода счетчика 28 разрядов уставки. Единица с выхода конъюнктора 43 переноса поступает на прямой вход третьего конъюнктора 41 уставки срабатывания, на прямой вход третьего конъюнктора 42 уставки возврата, на третий вход второго конъюнктора 10 уставки срабатывания, на третий вход второго конъюнктора 11 уставки возврата и информация с выходов триггера 8 уставки срабатывания и триггера 9 уставки возврата передается в счетчик 14 импульсов срабатывания и в счетчик 15 импульсов возврата. Если срабатывают оба триггера и триггер 8 уставки срабатывания, и триггер 9 уставки возврата, то единица будет на всех входах второго конъюнктора 10 уставки срабатывания, с выхода которого она поступает на счетный вход счетчика 14 импульсов срабатывания. На инверсных выходах триггера 8 уставки срабатывания и триггера 9 уставки возврата логический "0", поэтому на двух входах второго конъюнктора 11 уставки возврата ноль и на его выходе тоже ноль, который поступает на инверсный вход третьего конъюнктора 42 уставки возврата. На его выходе будет единица, которая поступает на второй вход дизъюнктора 13 уставки возврата, а с его выхода на вход установки нуля счетчика 15 импульсов возврата. Таким образом, если срабатывают оба триггера и триггер уставки срабатывания и триггер уставки возврата, то содержимое счетчика 14 импульсов срабатывания увеличивается на единицу, счетчик 15 импульсов возврата устанавливается в нулевое состояние, если срабатывает только один триггер уставки возврата, то устанавливаются в нулевое состояние оба счетчика и счетчик 14 импульсов срабатывания, и счетчик 15 импульсов возврата, если оба триггера не срабатывают, то содержимое счетчика 15 импульсов возврата увеличивается на единицу, а счетчик 14 импульсов срабатывания, устанавливается в нулевое состояние. Выходной триггер 17 ступени срабатывает тогда, когда в счетчик 14 импульсов срабатывания поступает три импульса и на его выходе единица. Выходной триггер 17 ступени возвращается в нулевое состояние, когда в счетчик 15 импульсов возврата поступает три импульса, единица с его выхода поступает на второй вход дизъюнктора 16 выходного триггера ступени, а с его выхода на вход установки нуля выходного триггера 17 ступени и он возвращается в нулевое состояние.

При появлении единицы на третьем выходе счетчика 28 разрядов уставки она поступает на первый вход конъюнктора 33 регистра состояния триггеров, на его втором входе имеется единица с пятого выхода счетчика 27 уставок, единица с выхода конъюнктора 33 регистра состояния триггеров поступает на вход команды записи параллельного кода регистра 32 состояния триггеров, к входам параллельного кода которого подключены прямые выходы триггера уставки срабатывания, триггера уставки возврата, выходного триггера 17 ступени и аналогичных триггеров других ступеней.

После сравнения кода последние уставки с кодом измеренного значения периода при заполнении счетчика 28 разрядов уставки поступает единица на счетный вход счетчика 27 уставок и будет единица на его первом выходе, который подключен к первому входу конъюнктора 34 регистра АЦП. Второй вход последнего подключен к выходу конъюнктора 22 регистра уставок, импульсы с которого проходят по этой цепочке на стробирующий вход регистра 19 АЦП, на стробирующий вход регистра 32 состояния триггеров и на выход 58, предназначенный для подключения стробирующих входов внешних регистров. Последовательный код измеренного значения периода передается из регистра 19 АЦП во внешние цепи через выход 48, предназначенный для подключения информационного входа внешнего регистра измеренного значения периода. Одновременно передается последовательный код регистра 32 состояния триггеров через выход 50, предназначенный для подключения информационного входа внешнего регистра состояния триггеров.

После передачи последовательного кода измеренного значения периода при заполнении счетчика 28 разрядов уставки поступает импульс с его выхода на счетный вход счетчика 27 уставок и на его втором выходе появляется единица, которая поступает на второй вход дизъюнктора 25 счетчика разрядов уставки. Первый вход последнего подключен к выходу делителя 37 частоты, импульсы с выхода которого не проходят через дизъюнктор 25 счетчика разрядов уставки и вся схема, за исключением делителя 37 частоты и счетчика 5 АЦП, останавливается до появления импульса на первом выходе распределителя 2 импульсов в начале следующего периода контролируемой частоты.

При подключении второго сигнала на вход 51 схема работает в режиме реле разности фаз. В начале положительного полупериода первого сигнала на первом выходе распределителя 2 импульсов появляется импульс "Установка нуля", вся схема установлена в исходное нулевое состояние и триггер 36 второго сигнала, единица с его инверсного выхода поступает на третий вход конъюнктора 4 счетчика АЦП и на выход 52, предназначенный для выдачи сигнала налогового значения фазы. В начале положительного полупериода второго сигнала срабатывает формирователь 35 прямоугольных импульсов второго сигнала, единица с его выхода поступает на стробирующий вход триггера 36 второго сигнала и он срабатывает, на его инверсном выходе будет логический "0", который поступает на третий вход конъюнктора 4 счетчика АЦП и он не пропускает импульсы задающего генератора 3, поступающие на второй вход конъюнктора 4 счетчика АЦП с выхода коммутатора 38 АЦП, счетчик 5 АЦП останавливается. Измерение фазы возможно от 0 до 360 эл. и град. Длительность импульсов на выходе 52 равна времени отставания второго сигнала от первого.

Единица с инверсного выхода триггера 36 второго сигнала поступает на информационный вход триггера 40 контроля второго сигнала. Если в момент появления импульса "Установка нуля" с первого выхода распределителя 2 импульсов триггер 36 второго сигнала не срабатывает, то срабатывает триггер 40 контроля второго сигнала и на его выходе появляется единица, которая поступает на выход 55, предназначенный для подключения цепей контроля второго сигнала.

Для измерения сигнала низкой частоты, когда длительность периода контролируемой частоты превышает объем счетчика 5 АЦП, вход 54 управления коммутатором АЦП подключается к шине логического "0", тогда на выход коммутатора 38 АЦП проходят импульсы с его первого входа, который подключен к выходу делителя 37 частоты. В качестве делителя частоты лучше всего использовать делитель на 10, тогда при частоте задающего генератора 1 МГц счетчик 5 АЦП измеряет длительность периода или фазы в десятках микросекунд. В схеме управления гидрогенератором необходимо включать систему торможения при снижении частоты на шинах гидрогенератора до 7,5 Гц.

Для получения ступени повышения частоты, чтобы выходной триггер 17 ступени сработал при повышении частоты, необходимо вход 57, предназначенный для подключения сигнала управления коммутатором выходного триггера ступени, подключить к шине логической "1", тогда выходной триггер 17 ступеней срабатывает при появлении единицы на выходе счетчика 15 импульсов возврата и устанавливается в нулевое состояние, когда будет единица на выходе счетчика импульсов срабатывания.

Для имитации сигнала высокой частоты необходимо вход 53, предназначенный для подключения сигнала имитации высокой частоты, подключить к шине логического "0", тогда конъюнктор 4 счетчика АЦП не пропускает импульсы на счетный вход счетчика 5 АЦП и измеренное значение периода или фазы равно нулю, что меньше любой уставки.

Для имитации сигнала низкой частоты необходимо вход 56, предназначенный для подключения сигнала имитации низкой частоты, подключить к шине логического "0", тогда импульсы "Установка нуля" с первого выхода распределителя 2 импульсов не проходят на вход установки нуля счетчика 5 АЦП, этот счетчик заполняет, снимает единицу с первого входа конъюнктора 4 АЦП и останавливается. Во все разряды регистра 19 АЦП каждый период поступают единицы, этот код больше любой уставки.

Использование: в энергетике, автоматике энергосистем. Сущность: реле частоты или фазы позволяет использовать для задания уставок, кроме внутреннего постоянного запоминающего устройства (ПЗУ), внешнее ПЗУ, программируемое пользователем. Выбор режима работы ступеней производят с помощью коммутаторов, каждым из которых управляют. Для передачи последовательного кода из ПЗУ в регистр уставок, из регистра АЦП и из регистра состояния триггеров во внешние цепи используют пониженную частоту, получаемую с помощью делителя частоты, вход которого подключен к выходу задающего генератора. Вход счетчика АЦП с помощью управляемого коммутатора может быть подключен к выходу задающего генератора непосредственно или через делитель частоты, что расширяет возможности готового реле. Наименьший период контролируемой частоты определяется временем сравнения всего комплекта уставок с изменением периода или фазы (1360 мкс), что исключает ложную работу ступеней от пачки коротких импульсов помехи при искрении контактов в силовых цепях. Время срабатывания ступени снижено до четырех периодов. Предусмотрен контроль исправности во внешние цепи. Предусмотрены цепи имитации высокой и низкой частоты для проверки схемы на функционирование. 1 ил.

РЕЛЕ ЧАСТОТЫ ИЛИ ФАЗЫ, содержащее первый формирователь прямоугольных импульсов, распределитель импульсов, задающий генератор, коньюнктор счетчика аналого-цифрового преобразователя (АЦП), счетчик АЦП, первый конъюнктор уставки срабатываний, первый конъюнктор уставки возврата, триггер уставки срабатывания, триггер уставки возврата, второй конъюнктор уставки срабатывания, второй конъюнктор уставки возврата, дизъюнктор уставки срабатывания, дизъюнктор уставки возврата, счетчик импульсов срабатывания, счетчик импульсов возврата, дизъюнктор выходного триггера ступени, выходной триггер ступени, блок контроля питания, причем вход первого формирователя прямоугольных импульсов соединен с выводом, предназначенным для подключения сигнала контролируемой частоты, выход подключен к первому входу распределителя импульсов, второй вход которого подключен к инверсному выходу задающего генератора, а третий вход - к прямому выходу задающего генератора, первый выход распределителя импульсов соединен с входами установки нуля триггера уставки срабатывания и триггера уставки возврата, выход конъюнктора счетчика АЦП соединен со счетным входом счетчика АЦП, инверсный выход которого соединен с первым входом конъюнктора счетчика АЦП и с выводом, предназначенным для выдачи сигнала исправности цепей сигнала контролируемой частоты, выход первого конъюнктора уставки срабатывания подключен к входу "Установка 1" триггера уставки срабатывания, выход первого конъюнктора уставки возврата - к входу "Установка 1" триггера уставки возврата, прямой выход триггера уставки срабатывания подключен к первому входу второго конъюнктора уставки срабатывания, второй вход которого подключен к прямому выходу триггера уставки возврата, инверсный выход триггера уставки срабатывания соединен с первым входом второго конъюнктора уставки возврата, второй вход которого соединен с инверсным выходом триггера уставки возврата, выход второго конъюнктора уставки срабатывания соединен со счетным входом счетчика импульсов срабатывания, выход второго конъюнктора уставки возврата - со счетным входом счетчика импульсов возврата, первый вход дизъюнктора уставки срабатывания соединен с выходом блока контроля питания, его выход соединен с входом установки нуля счетчика импульсов срабатывания, первый вход дизъюнктора уставки возврата соединен с выходом блока контроля питания, его выход - с входом установки нуля счетчика импульсов возврата, первый вход дизъюнктора выходного триггера ступени - с выходом блока контроля питания, его выход - с входом установки нуля выходного триггера ступени, прямой выход которого подключен к выходу, предназначенному для подключения к исполнительному органу, отличающееся тем, что в него дополнительно введены регистр АЦП, постоянное запоминающее устройство (ПЗУ), счетчик адресов ПЗУ, конъюнктор регистра уставок, регистр уставок, цифровой компаратор, дизъюнктор счетчика разрядов уставки, дизъюнктор регистра уставок, счетчик уставок, счетчик разрядов уставки, конъюнктор триггера блокировки, дизъюнктор триггера блокировки, триггер блокировки, регистр состояния триггеров, конъюнктор регистра состояния триггеров, конъюнктор регистра АЦП, формирователь прямоугольных импульсов второго сигнала, триггер второго сигнала, делитель частоты, коммутатор АЦП, конъюнктор имитации низкой частоты, триггер контроля второго сигнала, третий конъюнктор уставки срабатывания, третий конъюнктор уставки возврата, конъюнктор переноса, коммутатор выходного триггера ступени, причем второй вход конъюнктора счетчика АЦП соединен с выходом коммутатора АЦП, третий вход - с инверсным выходом триггера второго сигнала, четвертый вход - с входом, предназначенным для подключения сигнала имитации высокой частоты, вход установки нуля счетчика АЦП соединен с выходом конъюнктора имитации низкой частоты, выходы параллельного кода счетчика АЦП соединены с входами параллельного кода регистра АЦП, стробирующий вход регистра АЦП - с выходом конъюнктора регистра АЦП, который подключен также к стробирующему входу регистра состояния триггеров и к выходу, предназначенному для подключения к стробирующим входам внешних регистров, вход команды записи параллельного кода регистра АЦП соединен с вторым выходом распределителя импульсов, выход последовательного кода регистра АЦП соединен с выходом, предназначенным для подключения к информационному входу внешнего регистра измеренного значения периода или фазы, выходы параллельного кода регистра АЦП соединены с входами параллельного кода слова "А" цифрового компаратора, счетный вход делителя частоты соединен с прямым выходом задающего генератора, вход установки нуля - с первым выходом распределителя импульсов, его выход - с первым входом коммутатора АЦП, с первым входом дизъюнктора счетчика разрядов уставки и с инверсным входом конъюнктора триггера блокировки, второй вход коммутатора АЦП соединен с прямым выходом задающего генератора, третий вход - с входом, предназначенным для подключения сигнала управления коммутатором АЦП, второй вход дизъюнктора счетчика разрядов уставки соединен с вторым выходом счетчика уставок, первый выход которого соединен с первым входом конъюнктора регистра АЦП, второй вход которого подключен к выходу конъюнктора регистра уставок, который подключен также к счетному входу счетчика адресов ПЗУ и к стробирующему входу регистра уставок, первый вход дизъюнктора регистра уставок подключен к первому выходу распределителя импульсов, его второй вход - к второму выходу счетчика разрядов уставки, который подключен также к второму входу конъюнктора переноса, вход установки нуля счетчика адресов ПЗУ соединен с первым выходом распределителя импульсов, выходы параллельного кода счетчика адресов ПЗУ соединены с адресными входами внутреннего ПЗУ и с выходами, предназначенными для подключения к адресным входам внешнего ПЗУ, выход последовательного кода внутреннего ПЗУ соединен с выходом, предназначенным для подключения к входу последовательного кода регистра уставок, вход последовательного кода регистра уставок соединен с выходом, предназначенным для подключения выхода последовательного кода внутреннего или внешнего ПЗУ, при этом при использовании внутреннего ПЗУ эти два вывода соединяют перемычкой, при использовании внешнего ПЗУ - перемычку снимают, первый вход конъюнктора регистра уставок соединен с выходом дизъюнктора счетчика разрядов уставки, который соединен также со счетным входом счетчика разрядов уставки, второй вход конъюнктора регистра уставок соединен с инверсным выходом триггера блокировки, вход установки нуля регистра уставок - с выходом дизъюнктора регистра уставок, выходы параллельного кода регистра уставок - с входами параллельного кода слова "В" цифрового компаратора, инверсный выход которого соединен с первым входом первого конъюнктора уставки срабатывания и с первым входом первого конъюнктора уставки возврата, вход установки нуля счетчика уставок соединен с первым выходом распределителя импульсов, счетный вход счетчика уставок - с третьим выходом счетчика разрядов уставки, вход установки нуля которого соединен с выходом дизъюнктора триггера блокировки, который соединен также с входом установки нуля триггера блокировки, вход установки единицы которого соединен с выходом конъюнктора триггера блокировки, прямой вход которого соединен с первым выходом счетчика разрядов уставки, первый вход дизъюнктора триггера блокировки соединен с третьим выходом счетчика разрядов уставки, который соединен также с первым входом конъюнктора регистра состояния триггеров, второй вход которого соединен с пятым выходом счетчика уставок, который соединен также с первым входом конъюнктора переноса, выход конъюнктора регистра состояния триггеров соединен с входом команды записи параллельного кода регистра состояния триггеров, первый информационный вход которого подключен к прямому выходу триггера уставки срабатывания, второй информационный вход - к прямому выходу триггера уставки возврата, третий информационный вход - к прямому выходу выходного триггера ступени, прямые выходы триггеров уставок и выходных триггеров других ступеней подключаются к другим входам параллельного кода регистра состояния триггеров, выход последовательного кода регистра состояния триггеров соединен с выходом, предназначенным для выдачи этого кода во внешние цепи, инверсный вход третьего конъюнктора уставки срабатывания подключен к выходу второго конъюнктора уставки срабатывания, прямой вход - к выходу конъюнктора переноса, который подключен также к прямому входу третьего конъюнктора уставки возврата, инверсный вход которого соединен с выходом второго конъюнктора уставки возврата, второй вход первого конъюнктора уставки срабатывания подключен к третьему выходу счетчика уставок, второй вход первого конъюнктора уставки возврата подключен к четвертому выходу счетчика уставок, первый вход коммутатора выходного триггера ступени подключен к выходу счетчика импульсов срабатывания, его второй вход - к выходу счетчика импульсов возврата, третий вход - к выходу, предназначенному для подключения сигнала управления коммутатором выходного триггера ступени, его первый выход подключен к входу установки единицы выходного триггера ступени, его второй выход - к второму входу дизъюнктора выходного триггера ступени, вход формирователя прямоугольных импульсов второго сигнала подключен к выходу, предназначенному для подключения второго сигнала, его выход - к стробирующему входу триггера второго сигнала, информационный вход которого соединен с шиной логической единицы, а вход установки нуля - с первым выходом распределителя импульсов, инверсный выход триггера второго сигнала подключен к выходу, предназначенному для выдачи аналогового значения фазы во внешние цепи и к информационному входу триггера контроля второго сигнала, стробирующий вход которого подключен к первому выходу распределителя импульсов, а прямой выход - к выходу, предназначенному для выдачи сигнала исправности входных цепей второго сигнала во внешние цепи, первый вход конъюнктора имитации низкой частоты подключен к выходу, предназначенному для подключения сигнала имитации низкой частоты, его второй вход - к первому выходу распределителя импульсов.