Устройство допускового контроля параметров Советский патент 1993 года по МПК G01R23/00 G04F10/00 

Изобретение относится к измерительной технике и предназначено для использования в системах предупредительной, аварийной и других видах сигнализации повышенной надежности.

Цель изобретения - расширение области применения устройства за счет обеспечения возможности контроля N параметров, измеряемых датчиками разного типа (как частотно-импульсными, так и аналоговыми).

На фиг. 1 приведена функциональная электрическая схема устройства, на фиг. 2 - варианты построения преобразователей текущих значений параметра в ков для датчиков с частотно-импульсным и аналоговым выходами, на фиг. 3, 4. 5- схемы блока управления, блока диагностики и формирователя выходных команд соответственно, на фиг, 6 - временные диаграммы, поясняющие принцип действия устройства, на фиг. 7 - структурная схема алгоритма обработки

измерительной информации и формирования результирующих сигналов.

Устройство содержит (фиг. 1) датчики 1-1, l-n...l-N и 2-1, 2-TL.2-N контролируемых параметров Р1, РП, ...PN, преобразова- тёлиЗ-1. 3-H...3N и 4-1, 4-n...4-N текущих значений параметров и код, относящиеся соответственно к первому и второму измерительным каналам, элементы ИЛИ 5, 6, регистры 7,8,блок 9управления, блоки памяти 10...13, блоки 14, 15 вычитания, блоки 16, 17 сравнения кодов, коммутаторы 18, 19, блок 20 диагностики, счетчик 21 импульсов и формирователь 22 выходных команд.

Каждый из преобразователей 3(4). предназначенный для обработки частотно-импульсного сигнала, в предлагаемом варианте содержит (фиг. 2,а) формирователь 23 импульсов, счетный триггер 24,0-триггер 25, два счетчика 26 и 27 импульсов, генератор 28 образцовой частоты f0, ключ 29, элеел

VI 45 00

VI ю

мент 30 памяти, регистр 31, элемент 32 задержки и элемент И 33.

В состав преобразователей 3(4), работающих с датчиками аналогового типа, например, входят (фиг, 26) блоки 34 нормализации входного сигнала, аналого-цифровой преобразователь (АЦП) 35, ключи 36. генератор 37 тактовой частоты fV, элемент И 38 и элемент НЕ 39.

Блок 9 управления в простейшем варианте содержит (фиг. 3) преобразователь 40 кодов, управляемый счетчиком 41 импульсов и двумя RS-триггерами 42, 43, генератор 44 тактовых импульсов, ключ 45 и коммутирующий элемент 46.

Блок 20 предназначен для контроля достоверности измерительной информации, считываемой с выходов преобразователей . 3, 4, и включает субблоки вычитания 47 и сравнения 48 кодов, элементы постоянной памяти 49, счетный триггер 50 и D-триггер 51.

Формирователь 22 (фиг. 5) имеет две группы D-триггеров 52, 53, количество которых в каждой группе равно удвоенному чис- лу контролируемых параметров, коммутатор 54, элементы И 55-1...55-N, 56 и элементы ИЛИ 57, 58.

При необходимости устройство может иметь 3-ий измерительный канал, построенный аналогично первым двум. При этом блок 20 диагностики будет иметь дополнительные узлы для попарного сравнения измерительной информации всех 3-х каналов, а формирователь 22 - еще одну группу D- триггеров и, например, элементы мажоритарной свертки выходных сигналов.

Устройство работает Следующим образом.

Предварительно в блоки 10 и 11 памяти вводят данные, относящиеся к пороговым уставкам контролируемых параметров и вычисленные с учетом градуировочных характеристик их датчиков 1-1, 1-П...2-М, Для измерительных средств с частотным выходом это будут коды, эквивалентные числу

ИМПУЛЬСОВ QF(I...N)max И Ор(1...М)т1п обраЗЦОвой частоты f0, считываемых счетчиками преобразователей 3 (4) за время, равное длительности двух периодов Тх входного сигнала F(I...N)I при достижении соответствующим контролируемым параметром допуСКОВЫХ Значений P(1...N)max И P(1...N)mln .

2J

QF(...N)(|.. М)Ио-Г7--- -- f° г (I ... N)mex

(1)

QF(I...N)(l ... N)min

fo

Пороговые уставки для аналоговых датчиков определяют по формулам:

Qu(I...N)(|...N)max

Qu(I...N)(|...N)mln -- 1

10

15

20

25

30

35

40

45

50

55

где1)(|...м)твх. U(i...N)min - эл.сигналы, снимае- мые с выходов аналоговых датчиков при их нагружении до заданных пороговых значений Ртах И Pmln,1

Кз4 - коэффициент усиления блоков 34 нормализации;

Q35- коэффициент преобразования аналоговых сигналов в код, характеризующий изменение входного сигнала Ui, приходящееся на один дискрет АЦП 35.

Вариант загрузки блоков 10 и 11 для случая, когда два первых контролируемых параметра измеряются датчиками с частотно-импульсным выходом, а последний параметр - аналоговым датчиком, приведен в таблице 1.-

В элементы 49 памяти блока 20 записываются коды, например, равные Li, LH...LN, используемые для оценки достоверности измерительной информации, формируемой датчиками 1-1, 1-П...2-М.

Устройство запускается е работу замыканием коммутирующего элемента 46 блока 9 и далее функционирует циклически. Длительность цикла постоянна и определяется временем заполнения счетчика 21, команды на переключение которого снимаются с последнего выхода блока 9. В начале каждого цикла схемные элементы устройства устанавливаются в исходное состояние, в котором счетчик 41 и триггеры 42. 43 блока 9 .обнулены, ключи 36 преобразователей 3-N, 4-N разомкнуты, а их элементы И 38 открыты, обеспечивая формирование на выходах АЦП 35 измерительных кодов QUNI и QUNI. пропорциональных по величине текущим значениям параметра PN. Регистры 7 и 8 содержат произвольную информацию. На входы CS выбора кристаллов блоков 10...13 памяти и блока 20 диагностики поступают сигналы высокого уровня (логические 1). Все выходы D-триггеров формирователя 22 обнулены и его элементы И 55,..56 закрыты. В блоки 12 и 13 памяти записана информация о величине контролируемых параметров, полученная на предыдущем измерительном цикле (далее обозначена индексом 1-1). На выходах A«-Ai счетчика 21 установлен код начального адреса ADR0, по которому информационные входы коммутаторов 18, 19 и

54 оказываются соединенными с их первыми выходами, в блоках 10, 11 подготовлены к выводу коды пороговых уставок Qpimax и Q Fima. Кроме того по этому коду выборки в блоке 20 задействована в работу 1-я ячейка элементов 49 памяти, в которую записано число Ц.

Контролируемые параметры (угловая скорость, давление, объемный расход жидкости или газа и пр.) преобразуются датчи- ками 1-1, 1-П, 2-1, 2-П в электрические сигналы частотно-импульсной формы, поступающие на входы блоков 3-1, 3-П, 4-1 и 4-П. Последние работают асинхронно по отношению друг к другу и другим схемным элементам сигнализатора. Например, в произвольный момент времени п (фиг. 6,а), ключ 29 какого-либо преобразователя находится в верхнем по схеме (фиг. 2,а) положении и счетчик 27 заполняется импульсами образцовой частоты f0. вырабатываемой генератором 28. При поступлении на вход преобразователя очередного сигнала Fx (момент времени Г2 ) счетный триггер 24, а затем и D-триггер 25 устанавливаются в единичное состояние и посредством ключа 29 подсоединяют выход генератора 28 к вычитающему входу счетчика 26. Последний начинает работать в режиме вычитания, а счетчик 27 останавливается и его содержи- мое (KODOpi) переписывается в регистр 31. Через интервал времени Дт , равный настройке элемента 32 задержки и достаточный для заполнения регистра 31 новыми данными, на его выходе формируется сиг- нал активно низкого уровня, по которому в счетчик 27 переписывается код Q0 начальной уставки, хранящийся в памяти элемента 30. При считывании содержимого счетчика 26 до нуля (момент времени Гз ) на его вы- ходе возбуждается сигнал переноса в виде логического 0. адресуемый на R-вход триггера 25 и на свой S-вход. По этой команде D-триггер 25 обнуляется, возвращая в исходное состояние ключ 29, а в счетчик 26 переписывается код начальной уставки Q0. Далее вновь задействуется в работу счетчик 27, причем заполнение его содержимого осуществляется не с нуля, а с учетом начального кода QO и измерительный цикл повто- ряется.

Таким образом, накопление счетчиком 27 импульсов образцовой частоты f0 производится в течение двух периодов Тх входного сигнала, что учитывается в формулах (1) и (2) расчета пороговых уставок, причем делается это с весьма высокой точностью, поскольку на время его переключения задействуется в работу второй счетчик 26.

Цикл обработки измерительной информации, формируемой преобразователями 3-1...4-N, и выделения при этом полезных сигналов состоит в следующем.

По мере заполнения счетчика 41 блока 9 импульсами напряжения, возбуждаемыми генератором 44, он считывает содержимое преобразователя 40 кодов, которое запрограммировано на выдачу серии управляющих команд в последовательности, указанной на диаграмме фиг. б.6. А именно:

-первыедве команды, формируемые на выходах Do и DI преобразователя 40, напри-, мер. в момент времени ti, через коммутаторы 18 и 19 адресуются на входы опроси первой пары преобразователей 3-1. 4-1 и далее на входы разрешения чтения их регистров 31;

- содержимое этих регистров в виде кодов QFII и Q FII, характеризующих величину 1-го контролируемого параметра в данный момент времени, выводится на информационные выходы преобразователей 3-1 и 4-1;

- в момент времени t на двух следующих выходах блока 9 возбуждается 2-я пара управляющих команд, по которым выделенные коды QFII и Q FII записываются соответственно в регистры 7 и 8;

- если момент вывода информации из преобразователей 3-1. 4-1 совпадает с вводом новых данных в какой-либо из их регистров 31 (либо в оба регистра), то открывается соответствующий элемент И 33 и в блоке 9 устанавливается в единичное состояние триггер 42 или 43;

- на входе А5 (А6) старшего адресного разряда преобразователя 40 появляется сигнал высокого уровня, который является достаточным признаком для формирования дублирующих команд (на диаграмме фиг. 6,6 обозначены пунктирными линиями) с целью повторной записи кода QFH или Q FII срот- ветстенно в регистры 7 или 8; - 5-я и 6-я команды адресуются на входы CS и WR/RD блоков 12, 13 и вход CS .блока 20- они предназначены для вывода из ячеек памяти информации о величине 1-го контролируемого параметра на предыдущем измерительном цикле кодов QFI(I-I), Q FIO-I) и кодовой ставки Li (блок 20);

- блоки 14 и 15 вычисляют приращения этого параметра за интервал времени, равный длительности измерительного цикла, и полученные результаты передают в блок диагностики:

Д h QFII - QFI(M) (5) Afi QVit-QVi(i-i);

(6)

- блок 20 определяет абсолютную разность вычисленных приращений и сравнивает ее с кодовой уставкой LI:

Дм - Aii Li: (7)

- если оба измерительных канала исправны, то разность приращений Дц и Дц близка нулю и на выходе субблока 48 будет сформирован нулевой сигнал;

- при появлении какого-либо дефекта в тракте формирования измерительной информации вышеуказанная разность приращений контролируемого параметра будет заметной и превысит кодовую уставку LI - в этом случае субблок 48 выдаст единичный сигнал, который по седьмой команде блока 9 (момент времени м) переписывается в триггер 51, обесточивая его инверсный выход и закрывая тем самым элемент И 56 формирователя 22;

- одновременно 7-я управляющая команда поступает на входы CS блоков 10, 11 памяти и считывает на вторые группы входов блоков 16 И 17 КОДЫ QFimax и Q Flmax первой пары пороговых уставок параметра Pi: .

- если контролируемый параметр находится в пределах рабочего диапазона (Pimin Рн Pimax). то содержимое регистров 7 и 8 не превышает уставки Qplmin и Q Fimin, но больше кодов Qpimax, Q Flmax и на выходах блоков 16, 17 сравнения будут сформированы единичные сигналы, транслируемые на информационные входы D-триггеров 52- 1...53-N формирователя 22;

- 8-ю команду блок 9 выдает в схему через интервал времени, достаточный для выполнения операций сравнения кодов блоками 16 и 17, причем она поступает в два адреса - на управляющий вход формирова- теля 22 и суммирующий вход счетчика 21.

- в формирователе 22 через открытый элемент И 56 и коммутатор 54 она транслируется на С-входы триггеров 52-1, 53-1, и поскольку на их D входы в этот момент поступают сигналы высокого уровня, они остаются в единичном состоянии, удерживая закрытым элемент И 55-1;

-1- в том случае, когда блок 20 диагностики выявляет несравнение приращений

Дц и Дц выше допустимой нормы, приводящее к обнулению инверсного выхода его D-триггера 51 и закрытию элемента И 56 формирователя 22, команда опроса D-триггеров 52-1, 53-1 на их С-входы не проходит и триггеры остаются в единичном состоянии;

- если контролируемый параметр PI

ПревЫСИТ ДОПУСТИМУЮ Величину (P|| Pimax).

то за интервал времени, равный длительности двух периодов Тх входного сигнала, счетчики 27 преобразователей 3-1, 4-1 не успевают заполниться до уровня кодовых уставок Qpimax, Q Flmax и на выходах блоков 16, 17 устанавливаются сигналы низкого уровня в этом случае на 8-ой команде блока 9 D-триггеры 52-1, 53-1 переключаются в нулевое состояние, открывая элемент И 55-1 и формируя на первом выходе блока 22 сигнал превышения параметром Pi верхней пороговой отметки;

- при снятии 8-ой управляющей команды (момент времени te) в счетчик 21 записывается первая единица и на его выходах устанавливается новый код выборки ADRo+1, по которому задействуются в работу вторые ячейки памяти блоков 10 и 11, а в формирователе 22 информационный вход коммутатора 54 подсоединяется к своему второму выходу;

- в момент времени t следует повторная команда обращения к блокам памяти 10 и 11 для считывания на их выходы кодовых уставок Qpimin. Q Fimin;

-блоки 16 и 17 вновь сравнивают пост/- пившую на их входы кодовую информацию, причем если Рц Pimin, то, как было указано выше, QFII Qpimin (Q FM Q ptmin) и на выходах этих блоков устанавливаются нулевые сигналы, не изменяющие состояния D- триггеров 52-1, 53-1 при формирований повторного стробирующего импульса на последнем выходе блока 9 в момент времени te;

- в том случае, когда текущее значение контролируемого параметра становится меньше допустимого уровня (Рц Pimin), длительности периодов Тх входного сигнала становятся достаточными для заполнения счетчиков 27 преобразователей 3-1, 4-1 выше уровня кодовых уставок Qpimin, Q Fimin и на выходах блоков 16,17 сравнения появляются сигналы высокого уровня, считываемые в моменты времени te в память D-триггеров 52-Т, 53-1 - на их выходах устанавливаются единичные сигналы, суммируемые элементом И 55-1 для выдачи результирующей команды отклонения контролируемого параметра ниже допустимой нормы;

- кроме того, в момент времени te на 5-ом выходе блока 9 формируется сигнал активно низкого уровня, адресуемый на входы CS блоков 12,13 и предназначенный для записи в их ячейки памяти по адресу ADR0 содержимого регистров 7, 8, которое в следующем измерительном цикле будет иметь индекс 1-1;

- в момент времени tg содержимое счетчика 21 вновь увеличивается на 1 и на его выходах устанавливается код выборки

ADRo+2, который следующим образом видоизменяет состояние схемы сигнализатора:

- информационные входы коммутаторов 18 и 19 подключаются к своим вторым выходам;

- в блоках 12, 13 подготавливается к выводу информации, касающаяся величины 2-го контролируемого параметра на предыдущем измерительном цикле, а в блоках 10,11 -верхних предельных уставокОрНтах,

Q Fllmax;

- из памяти элементов 49 блока 20 выбираются ячейки, содержащие информацию о величине уставки LII-.

- в формирователе 22 информационный вход коммутатора 54 соединяется со своим третьим выходом.

По заполнению счетчика 41 блока 9 он возвращается в исходное состояние, а затем вновь считывается содержимое преобразователя 40, формируя при этом вторую серию управляющих команд, поступающих на схемные элементы сигнализатора в той же последовательности, что и первая. По этим командам из преобразователей 3-П, 4-Л в регистры 7, 8 переписываются коды QFIII, Q FIII, соответствующее текущему значению параметра. РП, вычисляется его приращение АШ , AMI по уравнениям (5) и (6), а затем по величине их разности устанавливается достоверность считанной измерительной информации. Кроме того, блоки 16, 17 контролируют соответствие параметра РП заданным пороговым значениям и полученный при этом результат передают в формирователь 22.

Обработка измерительной информации, касающейся 3-го и последующих параметров, производится аналогичным образом, причем при сравнении блоками 16, 17 текущих значений параметра PN с пороговыми уставками Quisimax. QuNmin сигнал НОРМА устанавливается при соблюдении неравенств QUNI QuNmax и QUNI QuNmin, что учитывается подключением соответствующих выходов D-триггеров 52-N, 53-N и 52. -N, 53 -N к входам элементов ИЛИ 57, 58.

Измерительный цикл заканчивается возбуждением импульса переполнения на последнем выходе счетчика 21, по которому схема устройства приводится в исходное состояние.

Для варианта реализации устройства на базе средств вычислительной техники на фиг. 7 приведена структурная схема алгоритма обработки информационных кодов, формируемых преобразователями 3-1...4- N. и выделения полезного сигнала, составленного в точном соответствии с

0

5

0

вышерассмотренной функциональной схемой сигнализатора. Для каждого контролируемого параметра этот алгоритм предусматривает считывание в оператив- 5 ную память ЭВМ кодов, например. QFII и Q FII. C одновременным контролем заполнения регистров 31 новой информацией, вычисление приращений Ли и AJ по уравнениям (5), (6). определение их разности для оценки достоверности введенной информации согласно уравнению (7). запоминание кодов QFH, Q FII для использования в следующем измерительном цикле и наконец выполнение логических операций сравнения, аналогичным тем, которые реализуют блоки 16, 17.

Таким образом, предлагаемое устройство обеспечивает одновременный контроль допусковых значений нескольких параметров, измеряемых датчиками разной номенклатуры. Вместе с тем упрощена его практическая реализация за счет возможности построения стандартными средствами вычислительной техники и использования

однотипного алгоритма для обработки информации, относящейся к одному параметру. К положительным свойствам данного устройства следует отнести его высокую надежность, которая складывается из двух

™ факторов - контролем достоверности всей измерительной информации и возможностью его реализации в многоканальном варианте.

Формула изобретения

1. Устройство допускового контроля параметров, содержащее счетчик импульсов, формирователь выходных команд, выходы которого являются выходами устройства, и

два измерительных канала, каждый из котоп

и рых включает последовательно соединенные датчик параметра и преобразователь текущих значений параметра в код, отличаю щ е е с я тем, что. с целью расширения области применения за счет обеспечения ° возможности контроля N параметров, в него введены два элемента ИЛИ: два регистра, два коммутатора, блок управления, четыре блока памяти, два блока вычитания, блок диагностики, два блока сравнения и в каждый измерительный канал включены N-1 датчиков параметров и IM-1 преобразователей текущих значений параметра в код, причем выход каждого.из N-1 датчиков соединен с входом соответствующего преобразователя текущих значений параметра в код, информационные выходы преобразователей текущих значений параметра в код первого измерительного канала через первый регистр подключены к информацион0

ным входам третьего блока памяти и к первым группам входов первого блока вычитания и первого блока сравнения, информационные выходы преобразователей текущих значений параметров в код вто- рого измерительного канала через второй регистр подключены к информационным входам четвертого блока памяти и к первым группам входов второго блока вычитания и второго блока сравнения, синхронизирую- щие выходы преобразователей текущих значений параметров в код первого и второго измерительных каналов через первый и второй элементы ИЛИ подключены к соответствующим входам блока управления, первый и второй выходы которого через первый и второй коммутаторы подключены к входам опроса преобразователей текущих значений параметров в код соответственно первого и второго измерительных каналов, третий и четвертый выходы блока управления соединены с входами разрешения записи первого и второго регистра соответственно, пятый выход блока управления соединен с входами выбора кристал- ла третьего и четвертого блокод памяти и блока диагностики, шестой выход блока управления соединен с входами разрешения чтения третьего и четвертого блоков памяти, выходы которых подключены к вторым вхо дам первого и второго блоков вычитания соответственно, седьмой выход блока управления соединен с входами выбора кристалла первого и второго блоков памяти и синхронизирующим входом блока диагно- стики;выход которого подключен к третьему входу формирователя выходных команд, первый и второй входы которого соединены с выходами соответствующих блоков сравнения, восьмой выход блока управления подключен к синхронизирующему входу формирователя выходных команд и счетному входу счетчика импульсов, выходы которого соединены с адресными входами блоков памяти, формирователя выходных команд, коммутаторов и блока диагностики, первый и второй входы которого соединены с выходами соответствующих блоков вычитания, выходы первого и второго блоков па- . мяти соединены с вторыми входами первого и второго блоков сравнения соответственно, выход переполнения счетчика импульсов соединен со своим входом установки нуля.

2. Устройство по п. 1, о т л и ч а ю ще е- с я тем, что блок диагностики содержит элемент вычитания кодов, элемент сравнения кодов, элемент постоянной памяти, счетный триггер и D-триггер, выход которого является выходом блока диагностики,

первый и второй входы элемента вычитания кодов соединены с соответствующими входами блока диагностики, адресный вход и вход выбора кристалла блока диагностики соединены с соответствующими входами элемента памяти, выходы элемента вычитания кодов и элемента памяти соединены соответственное первым и вторым входами элемента сравнения кодов, выход которого подключен к информационному вх,оду D- триггера, синхронизирующий вход которого соединен с выходом счетного триггера, вход которого подключен к синхронизирующему входу блока диагностики.

3. Устройство по п. отличающееся тем, что формирователь выходных команд содержит две группы из 2МО-тригге- ров, группу элементов И. два элемента ИЛИ, коммутатор и элемент И, первый и второй входы которого соединены соответственно с третьим и синхронизирующим входами формирователя выходных команд, а выход- с информационным входом коммутатора, выходы которого соединены с синхронизирующими входами О-триггеров, информа- ционные входы D-триггёров первой и второй групп соединены соответственно с первым и вторым входами формирователя выходных команд, инверсные выходы нечетных триггеров первой и второй групп сек единены соответственно с первым и вторым входами нечетных элементов группы И, прямые выходы четных триггеров первой и второй групп соединены соответственно с- первым и вторым входами четных элементов группы И, выходы нечетных элементов, групп И через первый элемент ИЛИ соединены с первым выходом формирователя выходных команд, выходы четных элементов группы И.через второй элемент ИЛИ соединен с вторым выходом формирователя выходных команд, адресный вход которого подключен к соответствующему входу коммутатора, входы установки в О D-тригге- ров подключены к шине Сброс.

4. Устройство по п. 1. о т л и ч а ю щ е е- с я тем. что блок управления содержит последовательно соединенные генератор тактовых импульсов и ключ, коммутирующий элемент, счетчик импульсов, преобразователь кодов, первый и второй триггеры, установочные входы которых соединены с первым и вторым входами блока управления соответственно, входы установки нуля - с шестым выходом преобразователя кодов, а выходы - соответственно с шестым и седьмым входами преобразователя кодов, второй, третий, четвертый и пятый входы которого соединены с соответствующими

выходами счетчика импульсов, выход ключа соединен со счетным входом счетчика импульсов и первым входом преобразователя кодов, выход коммутирующего элемента подключен к управляющему входу ключа,

выход переполнения счетчика импульсов соединен со своим входом обнуления, выходы преобразователя кодов с первого по восьмой подключены к соответствующим выходам блока управления.

И)

Применение:-устройство относится к измерительной технике и предназначено для использования в системах предупредительной, аварийной и других видах сигнализации повышенной надежности. Сущность изобретения: устройство содержит 2N датчиков контролируемых параметров (1-1. .... 1-N и 2-1, .... 2-N), 2NI преобразователей текущих значений параметров в код (3-1,..., 3-N и 4-1, .... 4-N), два элемента ИЛИ, два регистра, блок управления, четыре блока памяти, два блока вычитания, два блока сравнения кодов, два коммутатора, блок диагностики, счетчик импульсов, формирователь выходных команд, 3 з.п.ф-лы, 7 ил.

L

№J

CD Г

со

CD

r