ИНТЕГРАЛЬНАЯ СХЕМА Российский патент 1996 года по МПК H02H3/16 

Изобретение относится к микроэлектронике и может быть использовано в бытовой и электроаппаратуре для размыкания цепи сетевого питания в случае возникновения опасной для человека ситуации.

Известны средства детектирования и прерывания сети в случае возникновения токов утечки, требующие наличие трехпроводного шнура, третий провод подключается к металлической пластине. Это приводит к изменению конструкции приборов и существенному повышению из стоимости.

Известен ИС RV 4140 фирмы Raytheon, позволяющая решать ту же задачу без изменения конструкции аппаратуры с питанием от сети по-прежнему двухпроводным сетевым шнуром (см. "Электроника", 1990 г,N 22, стр. 61-64), и содержащая усилитель сигнала ошибки, первый и второй компараторы, линию задержки, регистр-защелку и первый и второй резисторы, причем входы сигнала ошибки ИС соединены с соответствующими входами усилителя сигнала ошибки, а прямой вход дополнительно соединен с первыми выводами первого и второго резисторов, вторые выводы которых соединены соответственно с общей шиной и инвертирующими входами первого и второго компараторов, прямой вход первого из которых соединен с выходом усилителя сигнала ошибки, а выход через линию задержки с прямым входом второго компаратора, выход которого соединен со входом регистра защелки.

Недостатком данной ИС является то, что она используется с внешним тиристором, управляющим размыканием реле сети питания и запитываемым непосредственно от сети. Так как тиристор имеет одностороннюю проводимость, то он включится только при положительной полуволне в сети питания, в результате чего время воздействия тока на человека не может быть менее 10 мс при частоте сети 50 Гц. Кроме того, запитка ИС непосредственно от сети через внешний резистор приводит к тому, что ИС сработает при достижении в сети определенного напряжения, что также приводит к увеличению времени воздействия, в результате чего суммарное время воздействия не может быть гарантировано менее чем 24 мс.

Целью изобретения является уменьшение времени воздействия сетевого питания на человека.

Поставленная цель достигается тем, что в ИС, содержащую усилитель сигнала ошибки, первый и второй компараторы, линию задержки, регистр-защелку и первый и второй резисторы, дополнительно введены выпрямительный диодный мост, содержащий первый, второй, третий и четвертый диоды, преобразователь напряжения, тиристоры и третий резисторы, причем анод первого и катод второго диодов соединены с первым входом сети питания. Второй вход которой соединен с анодом третьего и катодом четвертого диодов, катоды первого и третьего диодов соединены с первым выходом ИС управления нагрузкой и первым входом преобразователь напряжения, выход которого запитывает ИС и через третий резистор соединен со вторым выводом второго резистора, а второй вход преобразователя напряжения соединен с общей шиной, анодами второго и четвертого диодов и катодом тиристора, вход управления которого соединен с выходом регистра защелки, а анод со вторым выходом ИС управления нагрузкой.

Сопоставительный анализ с прототипом показывает, что найдено техническое решение, позволяющее существенно уменьшить время воздействия сетевого питания на человека, что является основным параметром для данной интегральной схемы. Таким образом, изобретение соответствует критерию "новизна".

Признаки, отличающие данное техническое решение от прототипа, не выявлены в других технических решениях при изучении данной и смежной областей техники, и, следовательно, данное техническое решение соответствует критерию "существенные отличия".

На фиг. 1 приведена принципиальная схема ИС, на фиг. 2 типовая схема ее включения.

Интегральная схема состоит из усилителя сигнала ошибки 1, компараторов 2 и 3, линии задержки 4, регистра-защелки 5, резисторов 6 и 7, выпрямительного диодного моста на диодах 8-11, преобразователя напряжения 12, тиристора 13 и резистора 14, причем входы сигнала ошибки ИС 15 и 16 соединены с соответствующими входами усилителя сигнала ошибки 1, а прямой вход 16 дополнительно соединен с первыми выводами резисторов 6 и 7, вторые выводы которых соединены соответственно с общей шиной и инверсными входами компараторов 2 и 3, прямой вход компаратора 2 соединен с выходом усилителя сигнала ошибки 1, а выход через линию задержки 4 с прямым входом компаратора 3, выход которого соединен с входом регистра-защелки 5, анод диода 8 и катод диода 9 соединены с первым входом сети питания 17, второй вход 18 которой соединен с анодом 10 и катодом 11 диодов, катоды диодов 8 и 10 соединены с первым выходом управления нагрузкой ИС 19 и первым входом преобразователя напряжения 12, выход которого запитывает ИС. и через резистор 14 соединен со вторым выходом резистора 7, а второй вход преобразователя напряжения 12 соединен с общей шиной, анодами диодов 9 и 11 и катодом тиристора 13, вход управления которого соединен с выходом регистра-защелки 5, а анод со вторым выходом управления нагрузкой ИС 20.

ИС работает следующим образом.

При появлении разности токов в фазовом и нейтральном сетевых проводах токочувствительный трансформатор вырабатывает сигнал, который поступает на входы сигнала ошибки ИС 15 и 16. Усилитель сигнала ошибки формирует усиленный и выпрямленный сигнал, который поступает на вход компаратора 2. И если величина этого сигнала превышает опорное напряжение, снимаемое с делителя на резисторах 7 и 6, то компаратор 2 срабатывает и сигнал через линию задержки 4 поступает на вход компаратора 3. Если длительность сигнала превышает длительность линии задержки 4, то компаратор 3 срабатывает и опрокидывает триггер-защелку 5, который включает тиристор 13. Линия задержка 4 необходима для предотвращения срабатывания ИС от помех, наводимых по входам 15 и 16. Тиристор размыкает контакты реле, отключая питание от нагрузки, а также от данной ИС. При необходимости реле заново включается механическим нажатием кнопки.

Запитка тиристора от сети питания через диодный выпрямительный мост обеспечивает включение тиристора на каждом периоде полуволны.

Кроме того, запитка ИС через преобразователь напряжения обеспечивает работоспособность ИС при напряжении в сети питания более И_ст=7,2 В, что на порядок меньше длительности полупериода сетевого питания. В ИС RV 4140 запитка осуществляется подачей напряжения питания на выпрямительный мост через внешний резистор, и при напряжении U_пит ≈ U_пит/2 ток потребления уменьшается в два раза и ИС перестает функционировать.

Таким образом, в данной ИС время воздействия сетевого питания существенно уменьшается за счет сведения к минимуму "мертвой зоны" и определяется быстродействием микросхемы и временем линии задержки для предотвращения ложного срабатывания ИС.

Примером конкретного выполнения данного изобретения является интегральная схема, разрабатываемая по ОКР "Море".

Технико-экономические преимущества данного изобретения по сравнению с прототипом заключаются в существенном уменьшении времени воздействия сетевого питания на человека, что является основным параметром для данных ИС. Кроме того, увеличение степени интеграции данной ИС по сравнению с прототипом повышает надежность аппаратуры в целом и уменьшает трудоемкость ее изготовления.

Интегральная схема, содержит соединенный с ее прямым и инверсным входами сигнала ошибки, усилитель сигнала ошибки, прямой вход которого соединен с первыми выводами первого и второго резисторов, второй вывод первого резистора соединен с общей шиной интегральной микросхемы, а второй вывод второго резистора соединен с инвертирующими входами первого и второго компараторов, прямой вход первого из которых соединен с выходом усилителя сигнала ошибки, а его выход - через линию задержки соединен с прямым входом второго компаратора, выход которого соединен со входом регистра-защелки и выпрямительный диодный мост, анод первого и катод второго диодов которого соединены и предназначены для использования в качестве первого входа сети питания, анод третьего и катод четвертого диодов соединены и предназначены для использования в качестве второго входа сети питания, соединенные катоды первого и третьего диодов, предназначенные для использования в качестве первого выхода управления нагрузкой интегральной микросхемы, соединены с первым входным выводом преобразователя напряжения, выходной вывод которого соединен с выводами питания элементов интегральной схемы и первым выводом третьего резистора, второй вывод которого соединен с вторым выводом второго резистора, а второй входной вывод преобразователя напряжения, использованный в качестве его общего вывода, соединен с общей шиной, анодами второго и четвертого диодов и катодом тиристора, вход управления которого соединен с выходом регистра-защелки, а анод использован в качестве второго выхода управления нагрузкой интегральной микросхемы. 2 ил.

Интегральная схема, содержащая усилитель сигнала ошибки, первый и второй компараторы, линию задержки, регистр-защелку и первый и второй резисторы, причем прямой и инверсный входы сигнала ошибки интегральной микросхемы соединены с соответствующими входами усилителя сигнала ошибки, прямой вход которого соединен с первыми выводами первого и второго резисторов, второй вывод первого резистора соединен с общей шиной интегральной микросхемы, а второй вывод второго резистора соединен с инвертирующими входами первого и второго компараторов, прямой вход первого из которых соединен с выходом усилителя сигнала ошибки, а его выход через линию задержки соединен с прямым входом второго компаратора, выход которого соединен со входом регистра-защелки, отличающаяся тем, что в нее введены преобразователь напряжения, тиристор, третий резистор и выпрямительный диодный мост, содержащий первый, второй, третий и четвертый диоды, причем анод первого и катод второго диодов соединены и предназначены для использования в качестве первого входа сети питания, анод третьего и катод четвертого диодов соединены и предназначены для использования в качестве второго входа сети питания, соединенные катоды первого и третьего диодов, предназначенные для использования в качестве первого выхода управления нагрузкой интегральной микросхемы, соединены с первым входным выводом преобразователя напряжения, выходной вывод которого соединен с выводами питания элементов интегральной схемы и первым выводом третьего резистора, второй вывод которого соединен с вторым выводом второго резистора, а второй входной вывод преобразователя напряжения, использованный в качестве его общего вывода, соединен с общей шиной, анодами второго и четвертого диодов и катодом тиристора, вход управления которого соединен с выходом регистра-защелки, а анод использован в качестве второго выхода управления нагрузкой интегральной микросхемы.