ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ Российский патент 1996 года по МПК H03M1/66 

Изобретение относится к области вычислительной техники и, в частности, к преобразователям формы информации и может быть использовано для вывода аналоговой информации, представленной напряжением, из цифровой вычислительной машины, а также для создания сигнала обратной связи в преобразователях напряжения в код.

В большинстве известных цифроаналоговых преобразователей (ЦАП), реализующих метод суммирования разрядных токов, взвешенных под двоичному закону и использующих в своем составе резисторную сетку R-2R в инверсном включении, преобразование выходного тока в напряжение производится операционным усилителем (ОУ), в цепь отрицательной обратной связи которого включен резистор.

Существенным недостатком таких ЦАП является сравнительно низкая точность, обусловленная большой величиной погрешности масштаба преобразования. Погрешность масштаба преобразования определяется несогласованностью выходного сопротивления токозадающей цепи и резистора в цепи обратной связи ОУ, преобразующего выходной ток в напряжение.

Известен ЦАП (1), позволяющий абстрагироваться от значения выходного сопротивления токозадающей цепи. В этом ЦАП значение выходного тока задается внешними по отношению к токозадающей цепи резисторами.

Существенными недостатками этого ЦАП являются его низкое быстродействие при использовании ЦАП в множительном режиме, а также большое время готовности к работе после подачи напряжений питания. Эти недостатки обусловлены включением в контур отрицательной обратной связи ЦАП интегратора. Так как постоянная времени интегратора должна быть выбрана достаточно большой (для обеспечения малых значений пульсации выходного напряжения ЦАП), то и быстродействие этого ЦАП, естественно, будет низким.

Наиболее близким к заявленному является ЦАП (2), содержащий источник опорного напряжения, преобразователь кода в ток, детализированный в прототипе до резисторной сетки R-2R в инверсном включении, и блока ключей, ключ знакового разряда, три ОУ и пять резисторов. На управляющие входы преобразователя код-ток, являющиеся входами ЦАП, подан входной код, управляющий вход переключателя знакового разряда является входом знакового разряда ЦАП. Первый выход преобразователя код-ток (выход основного тока) подключен к инвертирующему входу первого ОУ и через резистор к его выходу, являющемуся выходом ЦАП.

Второй выход преобразователя код-ток (выход тока^ дополняющего основной ток до значения тока полной шкалы) подключен к инвертирующему входу второго ОУ, к третьему выходу преобразователя код-ток (выход тока I/2ⁿ, т.е. выход балансного резистора 2R резисторной сетки R-2R), через резистор подключен к выходу инвертора выходного напряжения, выполненного на третьем ОУ и двух резисторах, и подключен к первому выходу переключателя знакового разряда. Выход второго ОУ подключен к аналоговому входу преобразователя код-ток. Второй выход переключателя знакового разряда подключен к инвертирующему входу инвертора выходного напряжения, а вход переключателя знакового разряда через резистор подключен к выходу источника опорного напряжения. Выход первого ОУ, являющийся выходом ЦАП, подключен ко входу инвертора выходного напряжения, неинвертирующие входы первого, второго и третьего ОУ подключены к общей шине.

Известный ЦАП может работать с прямым кодом в четырех квадратах. В известном ЦАП (2) выходной ток преобразователя кода в ток не зависит от значения сопротивления резисторной сетки R-2R и определяется величиной опорного напряжения и внешних резисторов.

Существенным недостатком известного ЦАП является низкое быстродействие, что обусловлено неодновременностью изменения токов на входе второго ОУ, на котором производится суммирование тока, дополняющего основной ток до значения полной шкалы (в дальнейшем дополняющего), с током, равным по величине основному (током, протекающим через резистор с выхода инвертора выходного напряжения к инвертирующему входу второго ОУ), с током величиной I/2ⁿ и с током, протекающим через резистор от источника опорного напряжения. Указанная неодновременность изменения токов на входе второго ОУ определена тем, что выходной сигнал ЦАП (от основного тока) проходит через два последовательно включенных ОУ первый ОУ, преобразующий выходной ток преобразователя кода в ток в выходное напряжение ЦАП и через инвертор выходного напряжения, в то время как дополняющий ток поступает ко входу второго ОУ непосредственно с выхода преобразователя код-ток. Это фазовое запаздывание приводит к возникновению апериодического затухающего переходного процесса в выходном напряжении ЦАП, а следовательно, ухудшает быстродействие ЦАП.

Таким образом, существенным недостатком известного ЦАП является низкое быстродействие.

Целью настоящего изобретения является повышение быстродействия ЦАП.

Эта цель достигается тем, что в цифроаналоговом преобразователе, содержащем источник опорного напряжения, переключатель знакового разряда, управляющий вход которого является входом знакового разряда, три операционных усилителя, пять резисторов и преобразователь код-ток, n информационных входов которого являются входной шиной, а первый выход подключен к инвертирующему входу первого операционного усилителя и через первый резистор к его выходу, являющемуся выходом цифроаналогового преобразователя и подключенному через четвертый резистор ко второму выводу пятого резистора и ко второму выходу переключателя знакового разряда, второй выход преобразователя код-ток подключен к его третьему выходу, к инвертирующему входу второго операционного усилителя, к первому выводу второго резистора и к первому выходу переключателя знакового разряда, выход источника опорного напряжения через третий резистор подключен ко входу переключателя знакового разряда, неинвертирующие входы первого и второго операционных усилителей подключены к общей шине, выход второго операционного усилителя подключен ко второму выводу второго резистора, и через пятый резистор подключен к неинвертирующему входу третьего операционного усилителя, выход которого подключен ко входу преобразователя код-ток, инвертирующий вход третьего операционного усилителя подключен к общей шине.

Благодаря этому достигается симметрирование путей прохождения сигналов от основного и дополняющего токовых выходов преобразователя код-ток до узла суммирования. Так, в заявленном ЦАП сигнал от основного (первого) токового выхода преобразователя код-ток проходит до первого входного резистора суммирующего ОУ через один ОУ, сигнал от дополняющего (второго) токового выхода преобразователя код-ток проходит до второго входного резистора суммирующего ОУ также через один ОУ. Таким образом, устраняется неодновременность изменения сигналов на входе суммирующего ОУ. При этом важно подчеркнуть, что суммирующий усилитель работает фактически в статическом режиме: напряжение на его выходе постоянно и не зависит от входного кода N(n), поэтому его быстродействие не определяет быстродействия ЦАП. Таким образом, быстродействие заявленного ЦАП определяется временем установления двух параллельно работающих ОУ (естественно, как и в известном ЦАП, с учетом быстродействия преобразователя код-ток), в то время как в известном ЦАП время установления определяется временем установления как минимум двух последовательно включенных ОУ, а с учетом неодновременности изменения сигналов на входе суммирующего ОУ и возникновения апериодического переходного процесса, то и трех последовательно включенных ОУ. При идентичности скоростных характеристик ОУ в заявленном ЦАП время установления ЦАП фактически определяется временем установления одного ОУ.

Проведенное сравнение показывает, что заявленный ЦАП обладает новыми свойствами, не совпадающими со свойствами известных решений.

Таким образом, благодаря изменению связей в заявленном ЦАП достигается положительный эффект, изложенный в цели изобретения.

На чертеже приведена схема ЦАП.

ЦАП содержит преобразователь код-ток 1, источник опорного напряжения 2, первый резистор 3, первый ОУ 4, второй резистор 5, второй ОУ 6, третий, четвертый и пятый резисторы 7, 8 и 9, третий ОУ 10 и переключатель знакового разряда 11. В ЦАП на управляющие входы преобразователя код-ток 1, являющиеся входами ЦАП, подан входной код N(n), код знака подан на управляющий вход переключателя знакового разряда 3, являющегося входом знакового разряда ЦАП. Выход источника опорного напряжения 2 подключен через третий резистор 7 ко входу переключателя знакового разряда 11. Первый выход преобразователя код-ток 1 подключен к инвертирующему входу первого ОУ 4 и через первый резистор 3 подключен к выходу первого ОУ 4, являющегося выходом ЦАП и подключенного через четвертый резистор 8 к неинвертирующему входу третьего ОУ 10 и ко второму выходу переключателя знакового разряда 11. Второй выход преобразователя код-ток 1 подключен к третьему выходу преобразователя код-ток 1 (с весом I/2ⁿ), к инвертирующему входу второго ОУ 6, к первому выходу переключателя знакового разряда 11 и через второй резистор 5 подключен к выходу второго ОУ 6. Выход второго ОУ 6 подключен через пятый резистор 9 к неинвертирующему входу третьего ОУ 10, выход которого подключен к аналоговому входу преобразователя код-ток 1. Неинвертирующие входы первого ОУ 4, второго ОУ 6 и инвертирующий вход третьего ОУ 10 подключены к общей шине.

ЦАП работает следующим образом.

Положим для простоты расчета R1 R2 R3 R4 R5 R.

Под воздействием входного кода N(n) на выходе ЦАП установится напряжение U_вых:

где I полный ток, протекающий через преобразователь код-ток ко входам первого ОУ 4 и второго ОУ 6;
U напряжение на выходе второго ОУ 6, равно U_вых2.

для третьего ОУ 10 соблюдается равенство:

где инверсия значения N₁, откуда

Из выражений (2) и (3) видно, что ток I зависит только от величины внешних по отношению к преобразователю код-ток 1, резисторов и от величины U_REF. Подставляя поочередно (2) и (3) в выражение (1), получим соответственно:

Выражения (4) и (5) являются традиционными для биполярного ЦАП, работающего с прямым кодом.

Необходимо отметить, что выполнение условия R1 R2 R3 R4 R5 R в общем случае не обязательно. При выборе разных величин масштаба преобразования для конкретных ЦАП можно использовать и разные соотношения резисторов R1 R5, при которых не нарушаются приведенные выше зависимости (например, R2 R3 R5 R и R1 R4 mR, где m коэффициент масштабирования, и т.д.).

Технико-экономическая эффективность изобретения обусловлена возможностью значительного повышения быстродействия ЦАП при сохранении высоких метрологических характеристик (малого значения погрешности масштаба преобразования).

Техническую эффективность изобретения можно оценить, проведя ориентировочное сравнение точности установления одного ОУ и двух последовательно включенных ОУ (что соответствует схемам заявленного ЦАП и ЦАП-прототипа), при этом полагая, что время установления выходного тока преобразователя код-ток постоянно как в первом, так и во втором случае. Можно показать, что

где К₁ коэффициент передачи одного ОУ,
K₂ коэффициент передачи двух последовательно включенных ОУ.

Например, подставив в выражение (6) значение К₁ 0,999, что соответствует установлению выходного напряжения первого ОУ в цепочке из двух последовательно включенных ОУ с точностью 0,1% получим значение K₂ 0,992, что соответствует точности установления второго ОУ только на уровне 0,8% Причем из (6) видно, что при увеличении требований к точности установления ОУ (а значит, и всего ЦАП) соотношение между K₁ и K₂ ухудшается. Таким образом, очевидно, что заявленный ЦАП обладает значительно более высоким быстродействием.

Экономическая эффективность ЦАП может быть оценена только с учетом конкретных условий их применения. Численно оценить эти факторы в общем случае весьма затруднительно, однако наличие экономической эффективности изобретения не вызывает сомнения.

Изобретение относится к области вычислительной техники и, в частности, к преобразователям формы информации и может быть использовано для вывода аналоговой информации, представленной напряжением, из цифровой вычислительной машины, а также для создания сигнала обратной связи в преобразователях напряжения в код. Изобретение решает задачу повышения быстродействия цифроаналогового преобразователя с автоматической коррекцией масштаба преобразования. Повышение быстродействия достигается симметрированием путей прохождения сигналов от основного и дополняющего токовых выходов преобразователя код-ток до узла суммирования. Для этого в цифроаналоговом преобразователе, содержащем преобразователь код-ток 1, источник опорного напряжения 2, три операционных усилителя 4, 6, 10, пять резисторов 3, 5, 7, 8, 9, переключатель знакового разряда 11, изменены связи между элементами устройства. 1 ил.

Цифроаналоговый преобразователь, содержащий источник опорного напряжения, переключатель знакового разряда, управляющий вход которого является входом знакового разряда, три операционных усилителя, пять резисторов и преобразователь код ток, n информационных входов которого являются входной шиной, а первый выход подключен к инвертирующему входу первого операционного усилителя и через первый резистор к его выходу, являющемуся выходом цифроаналогового преобразователя и подключенному через четвертый резистор к второму выводу пятого резистора, и к второму выходу переключателя знакового разряда, второй выход преобразователя код ток подключен к его третьему выходу, к инвертирующему входу второго операционного усилителя, к первому выводу второго резистора и к первому выходу переключателя знакового разряда, выход источника опорного напряжения через третий резистор подключен к входу переключателя знакового разряда, неинвертирующие входы первого и второго операционных усилителей подключены к общей шине, отличающийся тем, что выход второго операционного усилителя подключен к второму выводу второго резистора и через пятый резистор подключен к неинвертирующему входу третьего операционного усилителя, выход которого подключен к входу преобразователя код ток, инвертирующий вход третьего операционного усилителя подключен к общей шине.