СПОСОБ ШИФРОВАНИЯ/ДЕШИФРОВАНИЯ СООБЩЕНИЙ ХЭШИРУЮЩЕЙ ФУНКЦИЕЙ И УСТРОЙСТВО, ЕГО РЕАЛИЗУЮЩЕЕ Российский патент 1999 года по МПК H04L9/00 

Предлагаемые технические решения объединены единым изобретательским замыслом и относятся к области электросвязи, а именно к технике секретной (конфиденциальной) связи, обеспечивающей шифрованную передачу избыточных сообщений, таких как преобразованные к цифровому виду речевые, звуковые, телевизионные, факсимильные и т.п. сообщения.

Предлагаемые способ и устройство шифрования/дешифрования сообщений хэширующей функцией могут быть использованы для исключения несанкционированного доступа третьих лиц к сообщениям, передаваемым отправителем получателю сообщений по дискретным каналам связи, с одновременным повышением достоверности передачи в условиях воздействия ошибок передачи. Под термином "шифрование" понимают преобразование сообщений с использованием известного отправителю и получателю сообщений секретного ключа на передаче и обратное преобразование на приеме, исключающее или существенно затрудняющее несанкционированный доступ к передаваемым сообщениям третьих лиц, которым не известен секретный ключ. Под термином "криптограмма" понимают передаваемое по каналу связи зашифрованное сообщение.

Известные способы шифрования/дешифрования сообщений описаны, например, в книге: Дж. Месси "Введение в современную криптологию". ТИИЭР, 1988, - т. 76, N 5, стр. 34. Они заключаются в формировании отправителем сообщений шифрующей последовательности из секретного ключа, поэлементном сложении очередного элемента последовательности сообщения с очередным элементом шифрующей последовательности, передаче получателю сообщений зашифрованной последовательности, формировании получателем сообщений дешифрующей последовательности из секретного ключа и дешифровании последовательности сообщения поэлементным вычитанием из очередного элемента зашифрованной последовательности соответствующего ему элемента шифрующей последовательности. Недостатком известных способов шифрования/дешифрования сообщений является низкая достоверность передачи зашифрованных сообщений по каналам с помехами, обусловленная невозможностью обнаружения ошибок передачи. По виду принятого зашифрованного сообщения невозможно определить, искажено ли оно ошибками передачи, так как в известных способах шифрования/дешифрования сообщений может быть сформировано зашифрованное сообщение произвольного вида.

Известные устройства шифрования/дешифрования сообщений описаны, например, в книге: У.Диффи, М. Хэллмен "Защищенность и имитостойкость". ТИИЭР, 1979, - т. 67, N3, стр. 55. Устройство включает передающий и приемный узлы. Передающий узел состоит из блока наложения шифрующей последовательности, блока памяти секретного ключа, блока преобразования и счетчика. Шифрующая последовательность на выходе блока преобразования формируется в зависимости от значения секретного ключа и текущего состояния счетчика. В блоке наложения шифрующей последовательности осуществляется поэлементное суммирование последовательности сообщения с шифрующей последовательностью. Зашифрованное сообщение передается по каналу-связи. В приемном узле, состоящем из блока вычитания шифрующей последовательности, блока памяти секретного ключа, блока преобразования и счетчика, синхронно формируется шифрующая последовательность, идентичная шифрующей последовательности, сформированной в передающем узле. Дешифрование сообщения выполняется в блоке вычитания шифрующей последовательности поэлементным вычитанием из принятой последовательности зашифрованного сообщения шифрующей последовательности. Недостатком известных устройств шифрования/дешифрования сообщений является низкая достоверность передачи зашифрованных сообщений по каналам с помехами, обусловленная невозможностью обнаружения ошибок передачи. По виду принятого зашифрованного сообщения невозможно определить, искажено ли оно ошибками передачи, так как в известных устройствах шифрования/дешифрования сообщений может быть сформировано зашифрованное сообщение произвольного вида.

Наиболее близким по своей технической сущности к заявленному способу шифрования/дешифрования сообщений хэширующей функцией является способ, описанный в патенте США 5483598 МПК⁶ H 04 L 9/20 от 9.01.96. Способ-прототип шифрования/дешифрования сообщений хэширующей функцией заключается в предварительном формировании функции хэширования, секретного ключа и стартового блока двоичных символов, передаче между отправителем и получателем сообщений секретного ключа и стартового блока двоичных символов, разбиении сообщения на информационные блоки двоичных символов, хэшировании отправителем сообщений стартового блока двоичных символов по функции хэширования и секретному ключу, шифровании первого информационного блока двоичных символов сложением его с хэшированным стартовым блоком двоичных символов, передаче получателю сообщений блока криптограммы двоичных символов, хэшировании попучателем сообщений стартового блока двоичных символов по функции хэширования и секретному ключу, дешифровании принятого блока криптограммы вычитанием из него хэшированного стартового блока двоичных символов и восстановления тем самым первого информационного блока двоичных символов. Для шифрования второго и последующих информационных блоков двоичных символов хэшируют предыдущий блок криптограммы по функции хэширования и секретному ключу, а затем шифруют очередной информационный блок двоичных символов сложением с очередным хэшированным блоком двоичных символов. Очередной блок криптограммы передают получателю сообщений, который аналогичным образом хэширует предыдущий полученный блок криптограммы по функции хэширования и секретному ключу, а затем дешифрует очередной принятый блок криптограммы вычитанием из него очередного хэшированного блока двоичных символов, причем повторное хэширование блоков криптограмм и последующие за ним действия выполняют до тех пор, пока поступают очередные информационные блоки двоичных символов.

Недостатком прототипа заявленного способа шифрования/дешифрования сообщений хэширующей функцией является низкая достоверность передачи зашифрованных сообщений по каналам с помехами, обусловленная невозможностью обнаружения ошибок передачи. По виду принятого зашифрованного сообщения невозможно определить, искажено ли оно ошибками передачи, так как в известных способах шифрования/дешифрования сообщений хэширующей функцией может быть сформировано зашифрованное сообщение произвольного вида.

Наиболее близким по своей технической сущности к заявленному устройству шифрования/дешифрования сообщений хэширующей функцией является устройство, описанное в патенте США N 548 3598 МПК⁵ H 04 L 9/20 от 9.01.96. Известное устройство-прототип включает передающий и приемный узлы. На передающем узле вход модуля памяти информационного блока является входом устройства. Вход секретного ключа блока хэширования подключен к выходу модуля памяти секретного ключа. Первый информационный вход блока хэширования подключен к выходу блока коммутации, первый информационный вход блока коммутации подключен к выходу модуля памяти стартового блока, второй информационный вход блока коммутации подключен к выходу модуля памяти предыдущего блока криптограммы. Выход модуля памяти информационного блока соединен с первым входом сумматора по модулю 2, выход блока хэширования соединен с вторым входом сумматора по модулю 2. Выход сумматора по модулю 2 соединен с входом модуля памяти блока криптограммы и в параллель с входом модуля памяти предыдущего блока криптограммы. Выход модуля памяти блока криптограммы соединен со входом канала связи. На приемном узле вход модуля памяти принятого блока криптограммы подключен к выходу канала связи. Вход секретного ключа блока хэширования подключен к выходу модуля памяти секретного ключа, первый информационный вход блока хэширования подключен к выходу блока коммутации, первый информационный вход блока коммутации подключен к выходу модуля памяти стартового блока, второй информационный вход блока коммутации подключен к выходу модуля памяти предыдущего принятого блока криптограммы. Выход модуля памяти принятого блока криптограммы соединен с первым входом сумматора по модулю 2 и в параллель с входом модуля памяти предыдущего принятого блока криптограммы. Выход сумматора по модулю является выходом устройства.

Недостатком прототипа заявленного устройства шифрования/дешифрования сообщений хзширующей функцией является низкая достоверность передачи зашифрованных сообщений по каналам с помехами, обусловленная невозможностью обнаружения ошибок передачи. По виду принятого зашифрованного сообщения невозможно определить, искажено ли оно ошибками передачи, так как в известных устройствах шифрования/дешифрования сообщений хэширующей функкцией может быть сформировано зашифрованное сообщение произвольного вида.

Целью изобретения заявленных технических решений является разработка способа шифрования/дешифрования сообщений хэширующей функцией и устройства, его реализующего, обеспечивающих повышение достоверности передачи зашифрованных сообщений по каналам с помехами благодаря обнаружению ошибок передачи и повторной передачи зашифрованных сообщений, принятых с ошибкой.

Поставленная цель достигается тем, что в известном способе шифрования/дешифрования сообщений хэширующей функцией, заключающемся в предварительном формировании функции хэширования, секретного ключа и стартового блока двоичных символов, передаче между отправителем и получателем сообщений секретного ключа и стартового блока двоичных символов, разбиении сообщения на информационные блоки символов, хэшировании отправителем сообщений блоков двоичных символов, передаче получателю сообщений блоков двоичных символов и хэшировании принятых блоков двоичных символов, дополнительно предварительно формируют N помехоустойчивых блоков криптограмм, где N>2. Формирование N помехоустойчивых блоков криптограмм выполняют перемножением каждого из N блоков двоичных символов на порождающую матрицу двоичного помехоустойчивого кода. Хэшируют помехоустойчивые блоки криптограмм по функции хэширования, секретному ключу и стартовому блоку двоичных символов, сравнивают каждый i-й, где i= 1, 2,...,N, хэшированный помехоустойчивый блок криптограммы с первым информационным блоком q-ичных символов, где q>2. Среди N хэшированных помехоустойчивых блоков криптограмм выбирают наиболее близкий к первому информационному блоку q-ичных символов. Для сравнения каждого i-го, где i = 1, 2, . . . ,N, хэшированного помехоустойчивого блока криптограммы с первым информационным блоком q-ичных символов из значения каждого q-ичного отсчета i-го хэшированного помехоустойчивого блока криптограммы вычитают соответствующее ему значение q-ичного отсчета первого информационного блока q-ичных символов, для каждого i-го хэшированного помехоустойчивого блока криптограммы абсолютные значения полученных разностей суммируют, а наиболее близкий хэшированный помехоустойчивый блок криптограммы к первому информационному блоку q-ичных символов выбирают соответствующий минимальный сумме полученных разностей. Помехоустойчивый блок криптограммы, соответствующий выбранному хэшированному помехоустойчивому блоку криптограммы, передают по прямому каналу связи получателю сообщений, идентифицируют принятый помехоустойчивый блок криптограммы с N помехоустойчивыми блоками криптограмм, и если он не идентифицирован, стирают принятый помехоустойчивый блок криптограммы и по обратному каналу связи передают управляющий сигнал для повторной передачи получателю сообщений помехоустойчивого блока криптограммы, соответствующего выбранному хэшированному помехоустойчивому блоку криптограммы. Принятый идентифицированный помехоустойчивый блок криптограммы хэшируют по функции хэширования, секретному ключу и стартовому блоку двоичных символов. Повторно хэшируют N помехоустойчивых блоков криптограмм по функции хэширования, секретному ключу и помехоустойчивому блоку криптограммы, соответствующему выбранному на предыдущем шаге хэшированному помехоустойчивому блоку криптограммы, сравнивают каждый i-й, где i=1,2,..,N, хэшированный помехоустойчивый блок криптограммы с очередным информационным блоком q-ичных символов, среди N хэшированных помехоустойчивых блоков криптограмм выбирают наиболее близкий к очередному информационному блоку q-ичных символов. Для сравнения каждого i-го, где i =1, 2,...,N, хэшированного помехоустойчивого блока криптограммы с очередным информационным блоком q-ичных символов из значения каждого q-ичного отсчета i-го хэшированного помехоустойчивого блока криптограммы вычитают соответствующее ему значение q-ичного отсчета очередного информационного блока q-ичных символов, для каждого i-го хэшированного помехоустойчивого блока криптограммы абсолютные значения полученных разностей суммируют, а наиболее близкий хэшированный помехоустойчивый блок криптограммы к очередному информационному блоку q-ичных символов выбирают соответствующий минимальной сумме полученных разностей. Передают по прямому каналу связи получателю сообщений помехоустойчивый блок криптограммы, соответствующий выбранному хэшированному помехоустойчивому блоку криптограммы. Идентифицируют принятый помехоустойчивый блок криптограммы с N помехоустойчивыми блоками криптограмм, и если он не идентифицирован, стирают принятый помехоустойчивый блок криптограммы и по обратному каналу связи передают управляющий сигнал для повторной передачи получателю сообщений помехоустойчивого блока криптограммы, соответствующего выбранному хэшированному помехоустойчивому блоку криптограммы. Хэшируют принятый идентифицированный помехоустойчивый блок криптограммы по функции хэширования, секретному ключу и предыдущему принятому идентифицированному помехоустойчивому блоку криптограммы. Повторное хэширование помехоустойчивых блоков криптограмм и последующие за ним действия выполняются до тех пор, пока поступают очередные информационные блоки q-ичных символов.

Указанная новая совокупность выполняемых действий за счет передачи по каналу связи заранее сформированных помехоустойчивых блоков криптограмм позволяет повысить достоверность передачи путем обнаружения ошибок передачи и повторной передачи зашифрованных сообщений, принятых с ошибкой, без внесения дополнительной избыточности в передаваемые зашифрованные сообщения.

Поставленная цель достигается тем, что в известном устройстве шифрования/дешифрования сообщений хэширующей фикцией, содержащем на передающем узле модуль памяти информационного блока, вход которого является входом устройства, блок хэширования, вход секретного ключа которого подключен к выходу модуля памяти секретного ключа. Первый вход блока хэширования подключен к выходу блока коммутации, первый информационный вход блока коммутации подключен к выходу модуля памяти стартового блока, второй информационный вход блока коммутации подключен к выходу модуля памяти предыдущего блока криптограммы, модуль памяти блока криптограммы, информационный выход которого соединен со входом прямого канала связи. На приемном узле модуль памяти принятого блока криптограммы, вход которого подключен к выходу прямого канала связи, блок хэширования, вход секретного ключа которого подключен к выходу модуля памяти секретного ключа. Первый информационный вход блока хэширования подключен к выходу блока коммутации, первый информационный вход блока коммутации подключен к выходу модуля памяти стартового блока, второй информационный вход блока коммутации подключен к выходу модуля памяти предыдущего принятого блока криптограммы. На передающем узле дополнительно введены блок выбора, первый информационный вход которого соединен с модулем памяти информационного блока, второй информационный вход блока выбора подключен к выходу блока хэширования, выход блока выбора подключен к информационному входу модуля памяти помехоустойчивых блоков криптограмм, выход которого соединен с информационным входом коммутатора, первый информационный выход коммутатора подключен ко второму информационному входу блока хэширования, второй информационный выход коммутатора подключен к информационному входу модуля памяти блока криптограммы и параллельно к входу модуля памяти предыдущего блока криптограммы. Первый управляющий вход модуля памяти блока криптограммы соединен с выходом обратного канала связи. На приемном узле дополнительно введены блок идентификации, первый информационный вход которого соединен с выходом модуля памяти принятого блока криптограммы, второй информационный вход блока идентификации соединен с выходом модуля памяти помехоустойчивых блоков криптограмм, первый управляющий выход блока идентификации соединен с управляющим входом модуля памяти помехоустойчивых блоков криптограмм, второй управляющий выход блока идентификации соединен с управляющим входом ключа, третий управляющий выход блока идентификации соединен со входом обратного канала связи и параллельно с входом стирания модуля памяти принятого блока криптограммы, информационный вход ключа соединен с выходом модуля памяти принятого блока криптограммы, информационный выход ключа соединен с вторым информационным входом блока хэширования и параллельно со входом модуля памяти предыдущего принятого блока криптограммы, выход блока хэширования является выходом устройства, причем модуль памяти информационного блока, блок выбора, блок хэширования, модуль памяти секретного ключа, блок коммутации, модуль памяти стартового блока, модуль памяти блока криптограммы, модуль памяти предыдущего блока криптограммы, модуль памяти помехоустойчивых блоков криптограмм, модуль памяти блока криптограммы, коммутатор на передающем узле, модуль памяти принятого блока криптограммы, блок идентификации, блок коммутации, модуль памяти секретного ключа, блок хэширования, блок коммутации, модуль памяти предыдущего принятого блока криптограммы, модуль памяти стартового блока на приемном узле снабжены управляющими входами, на которые поступают сигналы управления, формируемые блоком управления не входящим в состав заявленного устройства. Проведенный заявителем анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностями признаков, тождественных всем признакам заявленных способа и устройства шифрования/дешифрования сообщений хэширующей функцией, отсутствуют. Следовательно, каждое из заявленных изобретений соответствует условию патентоспособности "новизна".

Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипов признаками каждого заявленного изобретения, показали, что они не следуют явным образом из уровня техники. Из определенного заявителем уровня техники не выявлена известность влияния предусматриваемых существенными признаками каждого из заявленных изобретений на достижение указанного технического результата. Следовательно, каждое из заявленных изобретений соответствует условию патентоспособности "изобретательский уровень".

Заявленные объекты изобретения поясняются чертежами, на которых:
- на фиг. 1 - структурная схема устройства шифрования/дешифрования сообщений хэширующей функцией;
- на фиг. 2 - осциллограммы, поясняющие суть заявляемого способа шифрования/дешифрования сообщений хэширующей функцией;
- на фиг. 3 - структурная схема блока хэширования 3;
- на фиг. 4 - структурная схема блока коммутации 3.7;
- на фиг. 5 - структурная схема блока идентификации 12;
- на фиг. 6 - структурная схема коммутатора 3.5.3;
- на фиг. 7 - структурная схема ключа 3.14;
- на фиг. 8 - структурная схема блока выбора 2;
- на фиг. 9 - структурная схема блока вычисления остатка от деления 3.5;
- на фиг. 10 - структурная схема модуля памяти помехоустойчивых блоков криптограмм 10;
- на фиг. 11 - графики, показывающие эффект заявленного способа;
- на фиг. 12 - временные диаграммы, поясняющие суть работы предлагаемого устройства шифрования/дешифрования сообщений хэширующей функцией;
- на фиг. 13 - временные диаграммы, поясняющие суть работы блока хэширования 3 предлагаемого устройства шифрования/дешифрования сообщений хэширующей функцией.

Реализация заявленного способа заключается в следующем. Для повышения достоверности передачи зашифрованных сообщений по каналам связи с помехами используют их помехоустойчивое кодирование избыточным кодом, позволяющее обнаруживать ошибки передачи в принятых сообщениях. Однако это требует передачи по каналу дополнительной избыточной информации, сформированной из зашифрованных сообщений по правилу кодирования помехоустойчивым кодом, что требует увеличения пропускной способности канала связи. С другой стороны, зашифрованная передача по дискретным каналам избыточных сообщений, таких как речевые, звуковые, телевизионные факсимильные и т.п., вид которых показан на фиг. 2(а), требует их предварительного преобразования к цифровому виду. Известные способы аналого-цифрового преобразования не обеспечивают полного удаления избыточности перечисленных выше сигналов, поэтому цифровые речевые, звуковые, телевизионные, факсимильные и подобные им сообщения имеют существенную остаточную избыточность, что описано, например, в книге "Сжатие и поиск информации ". - М.: Радио и связь, 1988, стр.77. Вид цифровых речевых, звуковых, телевизионных, факсимильных и подобных им сообщений, дискретизированных с частотой дискретизации F = 1/Т и квантованных на q уровней (q>2) показан на фиг. 2(б).

Однако известные способы шифрования/дешифрования сообщений не учитывают наличие в сообщениях этой избыточности и в процессе шифрования формируют безизбыточные криптограммы. По виду принятой из канала связи криптограммы невозможно определить, искажена ли она ошибкой передачи. Поэтому для передачи зашифрованных избыточных сообщений по каналам связи с ошибками существенные преимущества имеет использование помехоустойчивых криптограмм, обеспечивающих без внесения дополнительной избыточности обнаружение факта их искажения при передаче.

В заявленном способе для обеспечения шифрования/дешифрования сообщений хэширующей функцией с обнаружением ошибок передачи и повторной передачи зашифрованных сообщений, принятых с ошибкой, что повысит достоверность их передачи, реализуется следующая последовательность действий.

Предварительное формирование функции хэширования, секретного ключа и стартового блока двоичных символов заключается в следующем. В качестве функции хэширования используют преобразование хэшируемого блока двоичных символов в хэшированный блок q-ичных символов, удовлетворяющее следующим требованиям.

1) Каждый q-ичный символ хэшированного блока зависит от каждого двоичного символа хэшируемого блока, каждого двоичного символа секретного ключа и каждого двоичного символа стартового вектора, то есть изменение любого двоичного символа хэшируемого блока, секретного ключа или стартового блока вызывает изменение нескольких q-ичных символов хэшированного блока.

2) Зная полное описание фикции хэширования, значение стартового блока двоичных символов и произвольно большое число значений хэшируемых блоков и соответствующих им значений хэшированных блоков, третьи лица (противник) не способны вычислить использующийся в процессе хэширования секретный ключ.

3) Зная полное описание функции хэширования а значение стартового блока двоичных символов, третьи лица не способны сформировать хэшированный блок для произвольного хэшируемого блока, не зная секретный ключ.

Известные способы предварительного формирования функции хэширования описаны, например, в книге М.Д. Смид, Д.К. Бранстел "Стандарт шифрования данных: Прошлое и будущее". ТИИЭР, 1988, - т. 76, N 5, стр. 49. Они заключаются в формирования функции хэширования по секретному ключу, используя алгоритм шифрования данных DES в режиме обратной связи по шифртексту или в режиме обратной связи по выходу. Однако данные способы предварительного формирования функции хэширования предназначены для хэширования блоков двоичных символов длиной только 64 бита, что существенно сужает область их использования. Кроме того, известные способы формирования функции хэширования порождают хэшированные блоки двоичных символов, а не q-ичных символов, что требуется в заявляемом изобретении. Поэтому для хэширования блоков двоичных символов произвольной длины с образованием хэшированных блоков q-ичных символов предлагается функция хэширования следующего вида. Случайным образом выбирают алгебраическое поле Галуа GF(p), состоящее из p элементов. В выбранном поле Галуа отыскивают один из примитивных элементов а, способный породить в произвольном порядке все значения элементов этого поля, если последовательно возводить его в целые положительные степени от 1 до р-1, вычисляя результат по модулю p;
a¹ (mod р)= a, а² (mod р), а³ (mod р), аⁱ (mod р),.., a^p-1 mod р),
где аⁱ (mod р) принадлежит полю GF(p) для всех i = 1,...р-1.

В качестве секретного ключа предлагается использовать один из примитивных элементов поля Галуа. Предварительно сформированная функция хэширования математически описывается в виде:
e_i,k + e^* _j-1,k
y_i,j,k=(a(modp))(mod q), i= 1,2,...,N, j= 1,2.....,
где y_i,j,k - k-й q-ичный символ хэшированного помехоустойчивого блока криптограммы Y_i,j, полученного хэшированием i-го помехоустойчивого блока криптограммы E_i шифрования j-го информационного блока М_j q-ичных символов ( i=1,2,...,N, j= 1,2,..., k=1,2,..,n);
e_i,k - k-й двоичный символ предварительно выбранного i-го помехоустойчивого блока криптограммы E_i (i= 1,2.,..,N);
e^* _j-1,k - k-й двоичный символ помехоустойчивого блока криптограммы, соответствующего выбранному на предыдущем шаге хэшированному помехоустойчивому блоку криптограммы:
q - простое число, q<<p, q>2.

Для шифрования/дешифрования первого информационного блока M₁ q-ичных символов в качестве значения помехоустойчивого блока криптограммы, соответствующего выбранному на предыдущем шаге хэшированному помехоустойчивому блоку криптограммы, используют значение стартового блока двоичных символов E₀,
E^* _j-1 = E₀, если j = 1
Вычисление результата возведения в степень по модулю простого числа q обеспечивает одинаковую вероятность того, что вычислено значение y_i,j,k примет любое значение от 0 до q-1 с одинаковой вероятностью 1/q, что доказывается в книге: Д. Кнут "Искусство программирования на ЭВМ". - М.: Мир, 1978, т.3, стр.604.

Выбор значения секретного ключа осуществляют случайным выбором одного из примитивных элементов выбранного поля Галуа GF(p). Число примитивных элементов поля оценивается значением функции Эйлера от значения функции Эйлера и при p > 10²⁰ составляет вычислительно непереборное для третьих лиц (противника) число возможных значений секретного ключа. Способ поиска примитивных элементов поля Галуа описан, например, в книге: ИМ. Виноградов "Основы теории чисел". - М.: Наука, Главная редакция физико-математической литературы, 1981, стр.89.

Выбор значения стартового блока двоичных символов осуществляют случайным выбором блока двоичных символов, описанным, например, в книге: Д. Кнут "Искусство программирования на ЭВМ". - М.: Мир, 1977, т.2, стр.22. Вид стартового блока двоичных символов представлен на фиг. 2(д).

Передачу между отправителем и получателем сообщений секретного ключа и стартового блока двоичных символов осуществляют до начала передачи отправителем сообщений зашифрованных сообщений. При этом значение секретного ключа должно быть неизвестным для третьих лиц (противника). Для этого секретный ключ и стартовый блок двоичных символов могут быть переданы курьером с соблюдением необходимых мер предосторожности. Известные способы передачи между отправителем и получателем сообщений секретного ключа и блоков двоичных символов описаны, например, в книге: Дж. Месси "Введение в современную криптологию". ТИИЭР, 1988,-т. 76, N 5, стр. 24.

Если длина сообщения превышает длину информационного блока q-ичных символов, то сообщение разбивают на последовательно передаваемые информационные блоки q-ичных символов фиксированной длины n. Известные способы разбиения сообщения на последовательно передаваемые информационные блоки q-ичныл символов фиксированной длины описаны, например, в книге: В.И. Васильев, А.П. Буркин, В. А. Свириденко "Системы связи". - М.: Высшая школа, 1987,- стр. 208.

Предварительное формирование N помехоустойчивых блоков криптограмм заключается в следующем. Произвольный двоичный помехоустойчивый код описывается порождающей матрицей G размерностью r строк на n столбцов, где n > r. Значение n является длиной помехоустойчивых блоков кода, r - числом информационных бит в помехоустойчивых блоках кода. Формирование N помехоустойчивых блоков криптограмм E_i выполняется перемножением каждого из N блоков двоичных символов I_i длиной r бит, где i=1,2....,N. на порождающую матрицу G двоичного помехоустойчивого кода по правилу:
E = I_i G.

Известные способы формирования помехоустойчивых блоков описаны, например, в книге У. Питерсон, Э. Уэлдон " Коды, исправляющие ошибки". - М.: Мир, 1976, стр. 252. Количество N предварительно сформированных помехоустойчивых блоков криптограмм выбирают в зависимости от требуемой точности восстановления информационных блоков q-ичных символов получателем сообщений, как показано, например, в книге: Дж. Макхоул. С. Рукос, Г. Гиш "Векторное квантование при кодировании речи". ТИИЭР, 1985, - т. 73, N 11, стр. 23. Вид N предварительно сформированных помехоустойчивых блоков криптограмм представлен на фиг. 2(в).

Хэширование помехоустойчивых блоков криптограмм по функции хэширования, секретному ключу и стартовому блоку двоичных символов может быть выполнено, например, используя предложенную функцию хэширования на основе возведения в степень примитивного элемента поля Галуа по модулям простых чисел p и g:
e_i,k + e_0,k
y_i,1,k = (а(mod р))(mod q), i= 1,2,...,N, k = 1, 2,...n, q<<p,
где y_i,l,k - k-й q-ичный символ хэшированного помехоустойчивого блока криптограммы Y_i,1 для шифрования первого информационного блока q-ичных символов М₁ (i= 1,2...,N, k= 1,2,..,n );
e_i,k - k-й двоичный символ помехоустойчивого блока криптограммы E_i (i= 1,2...,N);
e_0,k - k-й двоичный символ стартового блока двоичных символов E₀.

В результате хэширования N помехоустойчивых блоков криптограмм формируют N хэшированных помехоустойчивых блоков криптограмм, каждый из которых состоит из n q-ичных символов. Вид N хэшированных помехоустойчивых блоков криптограмм представлен на фиг. 2.(г).

Каждый i-й, где i=1,..,N, хэшированный помехоустойчивый блок криптограммы сравнивают с первым информационным блоком q-ичных символов. Известные способы сравнения блоков q-ичных символов описаны, например, в книге: У. Питерсон. Э. Уэлдон " Коды, исправляющие ошибки"', - М.: Мир, 1976, стр.52. Для сравнения используют метрику Ли, в соответствии с которой для сравнения каждого i-го хэшированного помехоустойчивого блока криптограммы с первым информационным блоком q-ичных символов из значения каждого q-ичного отсчета i-го хэшированного помехоустойчивого блока криптограммы вычитают соответствующее ему значение q-ичного отсчета первого информационного блока q-ичных символов и для каждого i-го хэшированного помехоустойчивого блока криптограммы абсолютные значения полученных разностей суммируют.

Среди N хэшированных помехоустойчивых блоков криптограмм выбирают наиболее близкий к первому информационному блоку q-ичных символов, соответствующий минимальной сумме подученных разностей. Известные способы выбора минимального значения среди нескольких значений описаны, например, в книге: Д. Кнут "Искусство программирования на ЭВМ". - М.: Мир, 1978, т.3, стр.219.

Передают по прямому каналу связи получателю сообщений помехоустойчивый блок криптограммы, соответствующий выбранному хэшированному помехоустойчивому блоку криптограммы. Способы двоичных блоков по каналу связи известны и описаны, например, а книге: А.Г. Зюко, Д.Д. Кловский, М.Б. Назаров. Л.М. Финк "Теория передачи сигналов". - М.: Радио и связь, 1986, стр. 11.

Принятый помехоустойчивый блок криптограммы идентифицируют с N помехоустойчивыми блоками криптограмм. Известные способы идентификации описаны, например, в книге: У. Питерсон, Э. Уэлдон "Коды, исправляющие ошибки". -М.: Мир, 1976, стр. 15. Для идентификации принятого помехоустойчивого блока криптограммы с N помехоустойчивыми блоками криптограмм его последовательно сравнивают с каждый из N помехоустойчивых блоков криптограмм. В случае, если не найдется ни одного помехоустойчивого блока криптограммы, совпадающего с принятым помехоустойчивым блоком криптограммы, то принятый помехоустойчивый блок криптограммы считают неидентифицированным.

Принятый неидентифицированный помехоустойчивый блок криптограммы стирают и по обратному каналу связи передают управляющий сигнал для повторной передачи получателю сообщений помехоустойчивого блока криптограммы, соответствующего выбранному хэшированному помехоустойчивому блоку криптограммы. Известные способы стирания принятых помехоустойчивых блоков описаны, например, в книге: У, Питерсон, Э. Уэлдон "Коды, исправляющие ошибки". -М.: Мир, 1976, стр. 17. Известные способы передачи по обратному каналу связи отправляющих сигналов для повторной передачи получателю сообщений помехоустойчивого блока описаны, например, в книге: У. Питерсон, Э. Уэддон " Коды, исправляющие ошибки", -М.: Мир, 1976, стр. 17,
Принятый идентифицированный помехоустойчивый блок хэшируют по функции хэширования, секретному ключу и стартовому блоку двоичных символов способом, идентичным хэшированию отправителем сообщений помехоустойчивых блоков криптограмм по функции хэширования, секретному ключу и стартовому блоку двоичных символов, используя предложенную функцию хэширования на основе возведения в степень примитивного элемента поля Галуа по модулям простых чисел p и g:
e'_1,k + e_0,k
m^_1,k=(a(modp))(modq), k = 1, 2,...,n, g<<p,
где m^_1,k - k-й q-ичный символ первого восстановленного информационного блока М^₁ q-ичных символов;
e_1,k' - k-й двоичный символ первого принятого идентифицированного помехоустойчивого блока криптограммы E₁';
e_0,k - k-й двоичный символ стартового блока двоичных символов E₀.

В результате восстанавливают на приемной стороне аппроксимацию первого информационного блока q-ичных символов.

Для шифрования второго и последующих информационных блоков q-ичных символов повторно хэшируют N помехоустойчивых блоков криптограмм по функции хэширования, секретному ключу и помехоустойчивому блоку криптограммы, соответствующему выбранному на предыдущем шаге хэшированному помехоустойчивому блоку криптограммы, используя предложенную функцию хэширования на основе возведения в степень примитивного элемента поля Галуа по модулям простых чисел p и g:
e_i,k + e^* _j-1,k
y_i,j,k = (a(mod p))(mod q), i=1,2,...,N, j=1,2,..., k=1,2,..., n, q<<p.

где y_i,j,k - k-й q-ичный символ хэшированного помехоустойчивого блока криптограммы Y_i,j для шифрования j-го информационного блока q-ичных символов (i= 1,2,...,N, j= 1,2,..., k= 1,2,...,n);
e_i,k - k-й двоичный символ помехоустойчивого блока криптограммы E_i (i= 1,2,...,N);
e^* _j-1,k - k-й двоичный символ помехоустойчивого блока криптограммы E^* _j-1, соответствующий выбранному на предыдущем шаге хэшированному помехоустойчивого блока криптограммы Y^* _j-1.

Каждый i-й, где i=1,2,...,N, хэшированный помехоустойчивый блок криптограммы сравнивают с очередным информационным блоком q-ичных символов. Известные способы сравнения блоков q-ичных символов описаны, например, в книге: У. Питерсон, Э. Уэлдон "Коды, исправляющие ошибки'". - М.: Мир, 1976, стр. 52. Для сравнения используют метрику Ли, в соответствии с которой для сравнения каждого i-го хэшированного помехоустойчивого блока криптограммы с очередным информационным блоком q-ичных символов из значения каждого q-ичного отсчета i-го хэшированного помехоустойчивого блока криптограммы вычитают соответствующее ему значение q-ичного отсчета очередного информационного блока q-ичных символов и для каждого i-го хэшированного помехоустойчивого блока криптограммы абсолютные значения порченных разностей суммируют.

Среди N хэшированных помехоустойчивых блоков криптограмм выбирают наиболее близкий к очередному информационному блоку q-ичных символов, соответствующий минимальной сумме полученных разностей. Известные способы выбора минимального значения среди нескольких значений описаны, например, в книге: Д. Кнут "Искусство программирования на ЭВМ". - М.: Мир, 1978, т.3, стр.219.

По прямому каналу связи передают получателю сообщений помехоустойчивый блок криптограммы, соответствующий выбранному хэши рованному помехоустойчивому блоку криптограммы. Способы передачи двоичного блока по каналу связи известны и описаны, например, в книге А.Г. Зюко, Д.Д. Кловский М.Б. Назаров, Л.М. Финк "Теория передачи сигналов". - М.: Радио и связь, 1986, стр. 11.

Принятый помехоустойчивый блок криптограммы идентифицируют с N помехоустойчивыми блоками криптограмм. Известные способы идентификации описаны, например, в книге: У. Питерсон, Э. Уэлдон "Коды, исправляющие ошибки". -М.: Мир, 1976, стр. 15. Для идентификации принятого помехоустойчивого блока криптограммы с N помехоустойчивыми блоками криптограмм его последовательно сравнивают с каждым из N помехоустойчивых блоков криптограмм. В случае, если не найдется ни одного помехоустойчивого блока криптограммы, совпадающего с принятым помехоустойчивым блоком криптограммы, то принятый помехоустойчивый блок криптограммы считают неидентифицированным.

Принятый неидентифицированным помехоустойчивый блок криптограммы стирают и по обратному каналу связи передают управляющий сигнал повторной передачи получателю сообщений помехоустойчивого блока криптограммы, соответствующему выбранному хэшированному помехоустойчивому блоку криптограммы. Известные способы стирания принятых помехоустойчивых блоков описаны, например, в книге: У. Питерсон. Э. Уэлдон " Коды, исправляющие ошибки". -М.: Мир, 1976, стр. 17. Известные способы передачи по обратному каналу связи управляющих сигналов для повторной передачи получателю сообщений помехоустойчивого блока описаны, например, в книге; У. Питерсон, Э. Узлдон "Коды, исправляющие ошибки". -М.: Мир. 1976, стр. 17.

Принятый идентифицированный помехоустойчивый блок криптограммы хэшируют по функции хэширования, секретному ключу и предыдущему принятому идентифицированному помехоустойчивому блоку криптограммы способом, идентичным хэшированию отправителем сообщений помехоустойчивых блоков криптограмм по функции хэширования, секретному ключу и помехоустойчивому блоку криптограммы, соответствующего выбранному на предыдущем шаге хэшированному помехоустойчивому блоку криптограммы, используя предложенную функцию хэширования на основе возведения в степень примитивного элемента поля Галуа по модулям простых чисел p и g:
e'_j,k + e'_j-1,k
m^_j,k = (a(mod p))(mod q), k = 1,2...,n, q<<p.

где m^ _j,k - k-й q-ичный символ j-ro восстановленного информационного блока М^_j q-ичных символов;
e'_j,k - k-й двоичный символ j-ro принятого идентифицированного помехоустойчивого блока криптограммы E'_j;
e'_j-1,k - k-й двоичный символ предыдущего принятого идентифицированного помехоустойчивого блока криптограммы E'_j-1.

В результате этого восстанавливают на приемной стороне аппроксимацию очередного информационного блока q-ичных символов.

Действия по передаче по прямому каналу связи получателю сообщений помехоустойчивого блока криптограммы, соответствующего выбранному хэшированному помехоустойчивому блоку криптограммы, и действия по передаче по обратному каналу связи управляющего сигнала для повторной передачи получателю сообщений помехоустойчивого блока криптограммы, соответствующего выбранному хэшированному помехоустойчивому блоку криптограммы, засинхронизированы. Способы синхронизации описаны, например, в книге E. М, Мартынов "Синхронизация в системах передачи дискретных сообщений". -М.: Связь, 1972, стр. 186.

В аналитической форме данные действия можно записать следующим образом.

M_j =(m_j,1, m_j,2,...,m_j,k,...,m_j,n), k=1,2,...,n,
E₀ =(e_0,1, e_0,2,...,e_0,k,...,e_0,n), k=1,2,...,n,
E_i =(e_i,1, e_i,2,...,e_i,k,...,e_i,n), k=1,2,...,n,
Y_i,j=(Y_i,j,1, Y_i,j,2,...,Y_i,j,k,...,Y_i,j,n), k=1,2,...,n,
E^* _j = (e^* _j,1, e^* _j,2,...,e^* _j,k,...,e^* _j,n), k=1,2,...,n,
E^* _j-1=(e^* _j-1,1, e^* _j-1,2,...,e^* _j-1,k,...,e^* _j-1,n), k=1,2,...,n,
E^_j=(e^_j,1, e^_j,2,...,e^_j,k,...,e^_j,n), k=1,2,...,n,
E'_j =(e'_j,1, e'_j,2,...,e'_j,k,...,e'_j,n), k=1,2,...,n,
E'_j-1 =(e'_j-1,1, e'_j-1,2,...,e'_j-1,k,...,e'_j-1,n), k=1,2,...,n,
M^_j =(m^_j,1, m^_j,2,...,m^_j,k,...,m^_j,n), k=1,2,...,n,
e_i,k + e^* _j-1,k
Y_i,j,k = (a(mod p))(mod q), i=1,2,...,N, j=1,2,..., k=1,2,..n, q<<p,
e^* _j-1,k = e_0,k, если j=1,

e'_j,k + e'_j-1,k
m^_j,k = (a(mod p))(mod q), j=1,2,..., k=1,2,..,n, q<<p,
e'_j-1,k = e_0,k, если j=1,
где Y_i,j - i-й хэшированный помехоустойчивый блок криптограммы для шифрования j-го информационного блока М_j q-ичных символов, состоящий из n q-ичных символов y_i,j,k;;
Y^* _j - выбранный хэшированный помехоустойчивый блок криптограммы для шифрования j-го информационного блока М_j q- ичных символов, состоящий из n q-ичных символов y^* _j,k;
E₀ - стартовый блок двоичных символов, состоящий из n двоичных символов e_0,k;
E_i - i-й помехоустойчивый блок криптограммы, состоящий из n двоичных символов e_i,k;
E^* _j - помехоустойчивый блок криптограммы, соответствующий выбранному хэшированному помехоустойчивому блоку криптограммы, состоящий из n двоичных символов e^* _j,k;
E^* _j-1 - помехоустойчивый блок криптограммы, соответствующий выбранному на предыдущем шаге хэшированному помехоустойчивому блоку криптограммы, состоящий из n двоичных символов e^* _j-1,k;
E^ _j - j-й принятый помехоустойчивый блок криптограммы, состоящий из n двоичных символов e^_j,k;
E'_j - j-й принятый идентифицированный помехоустойчивый блок криптограммы, состоящий из n двоичных символов e'_j,k;
E'_j-1 - предыдущий принятый идентифицированный помехоустойчивый блок криптограммы, состоящий из n двоичных e'_j-1,k;
M^_j - j-й восстановленный информационный блок q-ичных символов, состоящий из n q-ичных символов m^_j,k.

Проверка теоретических предпосылок заявленного способа шифрования/дешифрования сообщений хэширующей функцией проверялась путем его машинного моделирования на ПЭВМ. В результате моделирования шифрования/дешифрования избыточных сообщений, передаваемых по каналу связи с помехами, были получены результаты, представленные в виде графиков на фиг. 11. На фиг. 11 показаны зависимости отношения сигнал/шум A_o дешифрованного избыточного сигнала от вероятности ошибки p в двоичном симметричном канале без памяти. График 1) построен для случая использования заявленного способа шифрования/дешифрования сообщений хэширующей функцией, а график 2) - для случая использования способа-прототипа. Отношение сигнал/шум A_o дешифрованного избыточного сигнала определялось по формуле:

где m_j,k - k-й q-ичный символ j-го информационного блока M_j q-ичных символов;
m^ _j,k - k-й q-ичный символ j-го восстановленного информационного блока M^_j q-ичных символов;
Q - количество шифрованных информационных блоков q-ичных сигналов.

В качестве избыточного сигнала использовался речевой сигнал, квантованный с использованием 8-разрядного кодека импульсно-кодовой модуляции и имеющий 253 различных значений амплитуды (q=253).

Проведенные экспериментальные исследования подтверждают, что использование предлагаемого способа шифрования/дешифрования сообщений хэширующей функцией обеспечивается повышение достоверности передачи зашифрованных избыточных сообщений по каналам с помехами благодаря обнаружению ошибок передачи и повторной передачи зашифрованных избыточных сообщений, принятых с ошибкой.

Устройство шифрования/дешифрования сообщений хэширующей функцией, показанное на фиг. 2, состоит из передающего и приемного узлов. Передающий узел включает модуль памяти информационного блока 1, блок выбора 2, блок хэширования 3, модуль памяти секретного ключа 4, блок коммутации 5, модуль памяти стартового блока 6, модуль памяти блока криптограммы 7, модуль памяти предыдущего блока криптограммы 8, коммутатор 9 и модуль памяти помехоустойчивых блоков криптограмм 10. Приемный узел включает модуль памяти принятого блока криптограммы 11, блок идентификации 12, модуль памяти помехоустойчивых блоков криптограмм 13, ключ 14, модуль памяти секретного ключа 15, блок хэширования 16, блок коммутации 17, модуль памяти предыдущего принятого блока криптограммы 18 и модуль памяти стартового блока 19. Вход модуля памяти информационного блока 1 является входом устройства. Выход модуля памяти информационного блока 1 соединен с первым информационным входом блока выбора 2, выход которого подключен к информационному входу модуля памяти помехоустойчивых блоков криптограмм 10. Второй информационный вход блока выбора 2 соединен с выходом блока хэширования 3. Вход секретного ключа блока хэширования 3 соединен с выходом модуля памяти секретного ключа, первый информационный вход хэширования соединен с выходом блока коммутации 5, первый информационный вход которого соединен с выходом модуля памяти стартового блока 6, второй информационный вход блока коммутации 5 соединен с выходом модуля памяти предыдущего блока криптограммы 8. Первый выход коммутатора 9 подключен к второму информационному входу блока хэширования, второй выход коммутатора соединен со входом модуля памяти выбранного блока криптограммы 7 и параллельно со входом модуля памяти предыдущего выбранного блока криптограммы 8, вход коммутатора 9 соединен с выходом модуля памяти помехоустойчивых блоков криптограмм 10. Выход модуля памяти помехоустойчивого блока криптограммы 7 соединен со входом прямого канала связи, а первый управляющий вход модуля памяти помехоустойчивого блока криптограммы 7 соединен с выходом обратного канала связи. Выход прямого канала связи соединен с входом модуля памяти принятого блока криптограммы 11, первый выход которого соединен с первым входом блока идентификации принятого блока криптограммы с помехоустойчивыми блоками криптограмм 12, выход которого подключен к информационному входу ключа 14. Второй вход блока идентификации 12 подключен к выходу модуля памяти помехоустойчивых блоков криптограмм 13. Первый управляющий выход блока идентификации 12 соединен со входом модуля памяти помехоустойчивых блоков криптограмм 13, второй управляющий выход соединен с управляющим входом ключа 14 и параллельно со входом обратного канала связи. Выход ключа 14 соединен с вторым информационным входом блока хэширования 16 и параллельно со входом блока памяти предыдущего принятого блока криптограммы 18. Вход секретного ключа блока хэширования 16 соединен с выходом модуля памяти секретного ключа 15, первый информационный вход блока хэширования 16 соединен с выходом блока коммутации 17, первый вход которого подключен к выходу модуля памяти предыдущего принятого блока криптограммы 18, а второй - к выходу модуля памяти стартового блока 19. Выход блока хэширования является выходом устройства.

Модуль памяти информационного блока 1, блок выбора 2, блок хэширования 3, модуль памяти секретного ключа 4, блок коммутации 5, модуль памяти стартового блока 6, модуль памяти выбранного блока криптограммы 7, модуль памяти предыдущего выбранного блока криптограммы 8, коммутатор 9, модуль памяти принятого блока криптограммы 11, блок идентификации 12, блок коммутации 14, модуль памяти секретного ключа 15, блок хэширования 16, блок коммутации 17, модуль памяти предыдущего принятого блока криптограммы 18, модуль памяти стартового блока 19 снабжены входами управляющих сигналов, формируемых блоком управления, не показанном на чертежах.

Модуль памяти информационного блока 1 предназначен для разбиения сообщения на информационные блоки q-ичных символов длиной n символов, записи значения первого, а затем очередного информационного блока q-ичных символов, хранения и его считывания на первый информационный вход блока выбора 2 для сравнения с значением каждого i-го, где i=1,2...,N. хэшированного помехоустойчивого криптограммы. В качестве модуля памяти информационного блока 1 может быть использовано статическое оперативное запоминающее устройство (ОЗУ), схема построения которого известна и приведена, например, в книге: В. А. Батушев, В. Н. Вениаминов и др. "Микросхемы и их применение: Справочное пособие". - М.: Радио и связь, 1983, стр. 175, рис. 5.12. Модуль памяти информационного блока 1 может быть реализован, например, на микросхеме памяти К 537РУ8 (см. В.И. Корнейчук, В.П. Тарасенко "Вычислительные устройства на микросхемах: Справочник."-К.: Техника, 1988, стр. 85-87).

Блок выбора 2, показанный на фиг. 8, предназначен для сравнения значения каждого i-го, где i=1,2,..,N, хэшированного помехоустойчивого блока криптограммы с значением первого, а затем очередного информационного блока q-ичных символов и для выбора среди N хэшированных помехоустойчивых блоков криптограммы наиболее близкого к первому, а затем очередному информационному блоку q-ичных символов. Блок выбора 2 состоит из вычитателя 2.1, сумматора 2.2, управляемого переключателя 2.3, компаратора 2.4, регистра хранения минимальной суммы 2.5) и мультиплексора 2.6.

Первый вход вычитателя 2.1 является вторым информационным входом блока выбора 2. Второй вход (вход В) вычитателя 2.1 является первым информационным входом блока выбора 2. Выход вычитателя 2.1 соединен с первым входом (входом A) сумматора 2.2. Выход сумматора 2.2 соединен в параллель с информационным входом управляемого переключателя 2.3 и своим же вторым входом (входом В). На управляющий вход управляемого переключателя 2,3 подаются сигналы управления с выхода блока управления, не показанного на чертежах. Управляющий вход управляемого переключателя 2.3 является первым управляющим входом блока выбора 2. Информационный выход управляемого переключателя 2,3 в параллель соединен со вторым входом (вход В) компаратора 2.4 и первым информационным входом (вход X) мультиплексора 2.6. На второй информационный вход (вход Y) мультиплексора 2.6 постоянно подаются информационные сигналы единичного значения "1". На управляющий вход (вход S) мультиплексора 2.6 подаются сигналы управления с выхода блока управления, не показанного на чертежах. Управляющий вход мультиплексора 2.6 является управляющим входом блока выбора 2, Выход мультиплексора 2,6 соединен с информационным входом (входом X) регистра хранения минимальной суммы 2.5. Выход регистра хранения минимальной суммы 2.5 подключен к первому входу (входу A) компаратора 2.4, выход которого соединен с управляющим входом (входом W) регистра хранения минимальной суммы 2.5, а также является выходом блока выбора 2.

Вычитатель 2.1 предназначен для определения разности значениями q-ичных символов хэшированного помехоустойчивого блока криптограммы и соответствующих им q-ичных символов информационного блока q-ичных символов. Вычитатель 2.1 представляет собой сумматор, работающий в режиме вычитания. Схема вычитателя известна, приведена, например, в книге: П. П. Мальцев и др. "Цифровые интегральные микросхемы": Справочник. -М.: Радио и связь, 1994, стр. 76, и он может быть, например, реализован на микросхеме K555ИМ7 (см. В. Л. Шило "Популярные цифровые микросхемы". - М.: Радио и связь. 1987, стр. 159-161).

Сумматор 2.2 предназначен для суммирования значений разностей между значениями q-ичных символов хэшированного помехоустойчивого блока криптограммы и информационного блока q-ичных символов. Схема сумматора известна, приведена, например, в книге: Л.А. Мальцева и др. "Основы цифровой техники". -М.: Радио и связь, 1986, стр. 53-54, рис. 51 и может быть выполнена, например, на микросхеме К155ИМ1 (см. В.Л. Шило "Популярные цифровые микросхемы". - М.: и связь, 1987, стр. 156).

Управляемый переключатель 2.3, показанный на фиг. 7, предназначен для того, чтобы обеспечить считывание значения числа с выхода сумматора 2.2 на второй вход компаратора (вход В) 2.4 и на первый информационный вход (вход X) мультиплексора 2.6 при поступлении на управляющий вход управляющего переключателя 2.3 управляющих сигналов. По физической сущности управляемый переключатель 2.3 представляет собой двухпозиционный управляемый переключатель. Схемы управляемых переключателей известны и приведены, например, в книге; В.Л. Шило "Популярные микросхемы КМОП, Справочник". -М.: Ягуар, 1993, стр. 22.

Компаратор 2.4 предназначен для сравнения значения числа, полученного с выхода сумматора 2.2 и значения числа, записанного в регистре хранения минимальной суммы 2.5. Схема компаратора известна, приведена, например, в книге: П. П. Мальцев и др. "Цифровые интегральные микросхемы: Справочник. -М.: Радио и связь, 1994, стр. 83 и может быть реализована, например, на микросхеме К555СП1 (см. В.Л. Шило "Популярные цифровые микросхемы". - М.: Радио и связь, 1987. стр. 183).

Регистр хранения минимальной суммы 2.5 предназначен для хранения минимального значения числа из полученных в сумматоре 2.2. Схема регистра хранения минимальной суммы 2.5 известна и приведена, например, в книге: В.А. Батушев, В.Н. Вениаминов и др. Микросхемы и их применение: Справочное пособие. - М. : Радио и связь, 1983, стр.134. рис, 4.34. и может быть реализована, например, на микросхеме К 531ИР19 (см. ВЛ. Шило "Популярные цифровые микросхемы". - М.: Радио и связь, 1987, стр. 120).

Мультиплексор 2.6 является двухвходовым мультиплексором, схема которого известна, приведена, например, в книге: Л.А. Мальцева и др. "Основы цифровой техники". -М.: Радио и связь, 1986, стр. 52, рис. 48, и может быть реализован, например, на микросхеме К155КП5 (см, В.Л. Шило "Популярные цифровые микросхемы". - М.: Радио и 1987, стр. 146).

Блок хэширования 3, показанный на фиг. 3, предназначен для хэширования помехоустойчивых блоков криптограмм по функции хэширования, секретному ключу и стартовому блоку двоичных символов при шифровании первого информационного блока q-ичных символов и для хэширования помехоустойчивых блоков криптограмм по функции хэширования, секретному ключу и помехоустойчивому блоку криптограммы, соответствующему выбранному на предыдущем шаге хэшированному помехоустойчивому блоку криптограммы при шифровании очередного информационного блока q-ичных символов. Блок хэширования состоит из сумматора 3.1, регистров 3.2, 3.6, 3.12, 3.16, 3.19, вычитателей 3.3 и 3.8, компараторов 3.4, 3.11, 3.13, блоков вычисления остатков от деления 3.5 и 3.18, коммутатора 3.9, блоков коммутации 3.7 и 3.17, умножителя 3.10, ключей 3.14 и 3.15, элементов ИЛИ 3.20 и 3.21 и инвертора 3.22.

Первый вход сумматора 3.1 является входом считывания стартового блока двоичных символов, считываемого из модуля памяти стартового блока при шифровании первого информационного блока q-ичных символов или входом считывания помехоустойчивого блока криптограммы, соответствующего выбранному на предыдущем шаге хэширо ванному помехоустойчивому блоку криптограммы, считываемого из модуля памяти предыдущего выбранного блока криптограмм 8 при шифровании очередного информационного блока q-ичных символов (в зависимости от значения управляющего сигнала поданного на управляющий вход блока коммутации 5). Первый вход сумматора 3.1 является первым информационным входом блока хэширования 3. Второй вход сумматора 3.1 является входом считывания помехоустойчивого блока криптограммы, считываемого из модуля памяти помехоустойчивых блоков криптограмм 10 и является вторым информационным входом блока хэширования 3. Первый информационный вход блока коммутации 3.17 является входом секретного ключа блока хэширования 3. Выход сумматора 3.1 подключен к первому информационному входу блока коммутации 3.3 и параллельно к первому входу компаратора 3.4. На второй вход компаратора 3.4 постоянно подан сигнал нулевого уровня ("0"). На управляющий вход блока коммутации 3.3, являющийся первым управляющим входом блока хэширования 3, подаются управляющие сигналы от блока управления, не показанного на чертежах. На управляющий вход блока коммутации 3.17, являющийся вторым управляющим входом блока хэширования 3, подаются управляющие сигналы от блока управления, не показанного на чертежах. На управляющие входы блоков вычисления остатка от деления 3.18 и 3.5, являющиеся соответственно третьим и четвертым управляющими входами блока хэширования 3, подаются управляющие сигналы от блока управления, не показанного на чертежах. На управляющий вход ключа 3.14, являющийся пятым управляющим входом блока хэширования 3, подаются управляющие сигналы от блока управления, не показанного на чертежах. Выход блока коммутации 3.3 соединен со входом регистра 3.6, выход которого соединен с первым входом вычитателя 3.8. На второй вход вычитателя 3.8 постоянно подан сигнал единичного уровня (1). Выход вычитателя 3.8 подключен к первому входу компаратора 3.11 и параллельно к второму информационному входу коммутации 3.3 и к первому входу компаратора 3.13. Выход компаратора 3.11 соединен с первым входом элемента ИЛИ 3,20 и параллельно с первым входом элемента ИЛИ 3.21. Выход компаратора 3.13 соединен с вторым входом элемента ИЛИ 3.20 и параллельно с входом инвертора 3.22. Выход инвертора 3.22 соединен с вторым входом элемента "ИЛИ' 3.21. Выход элемента ИЛИ 3.20 соединен с управляющим входом коммутатора 3.9. Выход элемента ИЛИ 3.21 соединен с управляющим входом ключа 3.15. Выход элемента ИЛИ 3.21 соединен с управляющим входом ключа 3.15. На второй вход компаратора 3.11 постоянно подан сигнал единичного уровня (1), а на второй вход компаратора 3.13 постоянно подан сигнал нулевого уровня (0). Второй выход коммутатора 3.9 соединен со вторым информационным входом блока коммутации 3.17, выход которого подключен к первому входу блока вычисления остатка от деления 3.18. Второй вход блока вычисления остатка от деления 3,18 соединен с выходом регистра 3.19, а выход блока вычисления остатка от деления 3.18 - со входом регистра 3.16. Выход регистра 3.16 соединен с информационным входом ключа 3.14 и параллельно с информационным входом ключа 3.15. Выход ключа 3.14 подключен ко входу регистра 3.12. Первый вход умножителя 3.10 соединен с выходом ключа 3,15, второй вход - с выходом регистра 3.12, а выход умножителя 3.10 подключен к информационному входу коммутатора 3.9. Первый выход коммутатора 3.9 соединен со вторым информационным входом блока коммутации 3.7, управляющий вход которого соединен с выходом компаратора 3.4. На первый информационный вход блока коммутации 3.7 постоянно подан сигнал единичного уровня ("1"). Первый вход блока вычисления остатка от деления 3.5 подключен к выходу блока коммутации 3.7, второй вход блока вычисления остатка от деления 3.5 подключен к выходу регистра 3.2, а выход блока вычисления остатка от деления 3.5 является выходом блока хэширования 3.

Сумматор 3.1 предназначен для суммирования значений стартового блока двоичных символов при шифровании первого информационного блока q-ичных символов либо помехоустойчивого блока криптограммы, соответствующего выбранному на предыдущем шаге хэшированному помехоустойчивому блоку криптограммы при шифровании очередного информационного блока q-ичных символов (в зависимости от значения управляющего сигнала, поданного на управляющий вход блока коммутации 5) с значением помехоустойчивого блока криптограммы, считанного из модуля памяти помехоустойчивых блоков криптограмм 10. Схема сумматора известна, приведена, например в книге: Л.А. Мальцева и др. "Основы цифровой техники". -М. : Радио и связь, 1986, стр. 53-54, рис. 51 и может быть выполнена, например, на микросхеме К155ИМ1 (см. В.Л. Шило '"Популярные цифровые микросхемы"", - М.: Радио и связь, 1987, стр. 156).

Регистр 3.2 предназначен для хранения значения простого числа q. Схема регистра 3.2 известна и приведена, например, в книге: В.А. Батушев, В.Н. Вениаминов и др. Микросхемы и их применение: Справочное пособие. - М.: Радио и связь, 1983, стр. 134, рис. 4.34, и может быть реализована, например, на микросхеме К 531ИР19 (см. В.Л. Шило "Популярные цифровые микросхемы". - М.: Радио и связь, 1987, стр. 120).

Блок коммутации 3.3 идентичен блоку коммутации 3.7, показанному на фиг. 4, и предназначен для переключения работы блока хэширования 3 из режима считывания на вход регистра 3.6 значения числа с выхода сумматора 3.1 в режим считывания на вход регистра 3.6 значения числа с выхода вычитателя 3.8.

Компаратор 3.4 предназначен для значения числа, поступившего с выхода сумматора 3.1, с нулевым значением. Схема компаратора известна, приведена, например, в книге: П. П. Мальцев и.др. "Цифровые интегральные микросхемы: Справочник. -М.: Радио и связь. 1994, стр. 83 и может быть реализована, например, на микросхеме К555СП1 (см. В.Л. Шило "Популярные цифровые микросхемы"', - М.: Радио и связь, 1987, стр. 183).

Блок вычисления остатка от деления З.5, показанный на фиг. 9, предназначен для нахождения остатка от деления значения делимого числа, считанного с выхода блока коммутации 3,7, на значение простого числа, хранящееся в регистре 3.2, Блок вычисления остатка от деления 3.5 состоит из регистра 3.5.1, вычитателя 3.5.2, коммутатора 3.5.3, компаратора 3.5.4 и ключа 3.5.5. Первый информационный вход ключа 3.5.5 является первым входом блока вычисления остатка от деления 3.5, Выход ключа 3.5.5 соединен с входом регистра 3.5.1. Управляющий вход ключа 3.5.5 является управляющим входом блока вычисления остатка от деления 3.5. Выход регистра З.5.1 соединен с первым входом вычитателя 3.5.2. Второй вход вычитателя 3.5.2 параллельно с первым входом компаратора 3.5.4 является вторым входом блока вычисления остатка от деления 3.5. Выход вычитателя 3.5.2 соединен со вторым входом компаратора 3.5.4 и параллельно с информационным входом коммутатора 3.5.3. Выход компаратора 3.5.4 соединен с управляющим входом коммутатора 3.5.3. Второй выход коммутатора 3.5.3 является выходом блока вычисления остатка от деления 3.5. Первый выход коммутатора 3.5.3 соединен с вторым информационным входом ключа 3.5.5.

Регистр 3.5.1 предназначен для хранения значения числа, считанного на вход блока вычисления остатка от деления 3.5 и хранения в дальнейшем значения промежуточных результатов вычисления от деления считанного числа на простое число q. Схема регистра 3.5.1 известна и приведена, например, в книге: В. А. Батушев, В.Н. Вениаминов и др. Микросхемы и их применение: Справочное пособие. - М.: Радио и связь. 1983, стр. 134, рис. 4.34 и может быть реализована, например, на микросхеме К 531ИР19 (см. В.Л. Шило "Популярные цифровые микросхемы". - М.: Радио и связь, 1987, стр. 120).

Вычитатель 3.5.2 предназначен для определения разности между значением делимого числа, считанного через регистр 3.5.1, и значением простого числа, считанного по второму входу блока вычисления остатка от деления 3.5. Вычитатель 3.5.2. представляет собой сумматор, работающий в режиме вычитания. Схема вычитателя известна, приведена, например, в книге; П.П. Мальцев и др. "Цифровые интегральные микросхемы; Справочник. -М.: Радио и связь, 1994, стр.76. Он может быть, реализован, например, на микросхеме К555ИМ7 (см. В.Л. Шило "Популярные цифровые микросхемы". - М. : Радио и связь. 1987, стр. 159-161).

Коммутатор 3.5.3, показанный на фиг. 6, предназначен переключения работы блока вычисления остатка от деления 3.5 из режима вычисления остатка от деления значения делимого числа на значение проcтого числа в режим считывания с выхода блока вычисления остатка от деления 3.5 значения вычисленного остатка. Коммутатор 3.5.3 содержит первый управляемый переключатель 3.5.3.1, второй управляемый переключатель 3.5.3.2 и инвертор 3.5.3.3. Информационный вход первого управляемого переключателя 3.5.3.1 и соединенный с ним в параллель информационный вход второго управляемого переключателя 3.5.3.2 является информационным входом коммутатора 3.5.3. Управляющий вход второго управляемого переключателя 3.5.3.1 соединен с выходом инвертора 3.5.3.3. Выходы первого управляемого переключателя 3.5.3.1 и второго управляемого переключателя 3.5.3.1 являются соответственно первым и вторым выходами коммутатора 3.5.3. Управляющий вход первого управляемого переключателя 3.5.3.1 и соединенный с ним в параллель вход инвертора 3.5.3.3 являются управляющими входами коммутатора 3.5.3.

Первый управляемый переключатель 3.5.3.1 предназначен для считывания значения промежуточных результатов вычисления остатка от деления числа на простое число q с выхода вычитателя 3.5.2 на второй информационный вход ключа 3.5.5. Схема первого управляемого переключателя 3.5.3.1 идентична схеме ключа 3.14, показанной на фиг. 7. Второй управляемый переключатель 3.5.3.2 предназначен для считывания с выхода блока вычисления остатка от деления 3.5 значения вычисленного остатка. Схема второго управляемого переключателя 3.5.3.2 идентична схеме ключа 3.14. показанной на фиг. 7. Инвертор 3.5.3.3 предназначен для формирования управляющего сигнала, поступающего на управляющий вход второго управляемого переключателя 3.5.3.2. Схема инвертора 3.5.3.3 известна и приведена, например, в книге: В.Л. Шило "Популярные микросхемы КМОП, справочник". -М.: Ягуар, 1993. стр. 22.

Компаратор 3.5.4 предназначен для сравнения значения числа, считанного из вычитателя 3.5.2 с значением простого числа, полученного со второго входа блока вычисления остатка от деления 3.5. Схема компаратора известна, приведена, например, в книге: П.П. Мальцев и др. "Цифровые интегральные микросхемы; Справочник. -М.: Радио и связь. 1984, стр. 83 и быть реализована, например, на микросхеме К555СП1 (см. В.Л. Шило "Популярные цифровые микросхемы". -М.: Радио и связь, 1987, стр. 183).

Ключ 3.5.5 предназначен для переключения работы блока вычисления остатка от деления 3.5 из режима считывания значения числа, считанного на вход блока вычисления остатка от деления 3.5 в режим считывания значения промежуточных результатов вычисления остатка от деления считанного числа на простое число q на вход регистра 3.5.1. Схема ключа 3.5.5 идентична схеме блока коммутации 3.7, приведенной на фиг. 4.

Регистр 3.6 предназначен для хранения значения числа, считанного с выхода блока коммутации 3.3. Схема регистра 3.6 известна и приведена, например, в книге: Б. А. Батушев. Б.Н. Вениаминов и др. Микросхемы и их применение: Справочное пособие. - М.: Радио и связь, 1983, стр. 134. рис. 4,34, и может быть реализована, например, на микросхеме К 531ИР19 (см. В.Л. Шило "Популярные цифровые микросхемы". -М.: Радио и связь, 1987, стр. 120).

Блок коммутации 3.7, показанный на фиг. 4, предназначен для переключения работы блока хэширования 3 из режима считывания промежуточного значения хэшированного помехоустойчивого блока криптограммы в режим считывания единичного значения на вход блока вычисления остатка от деления 3.5. Блок коммутации 3.7 содержит первый управляемый переключатель 3.7.1, второй управляемый переключатель 3.7.2 и инвертор 3.7.3. Информационные входы первого управляемого переключателя 3.7.1 и второго управляемого переключателя 3.7.1 являются соответственно первым и вторым информационными входами блока коммутации 3.7. Соединенные в параллель информационные выходы первого и второго управляемых переключателей 3.7.1 и 3.7.2 являются выходом блока коммутации 3.7. Вход инвертора 3.7.3 и соединенный с ним в параллель управляющий вход первого управляемого переключателя 3.7.1 являются управляющим входом блока коммутации 3.7. Выход инвертора 3.7.3 соединен с управляющим входом второго управляемого переключателя 3.7.2. Схемы управляемых переключателей и инвертора известны и приведены в книге: В.Л. Шило "Популярные микросхемы КМОП, справочник". -М.: Ягуар, 1993, стр. 22.

Вычитатель 3.8 предназначен для вычитания из значения числа, поступившего с выхода регистра 3.6, единичного значения. Вычитатель 3.8 представляет собой сумматор, работающий в режиме вычитания. Схема вычитателя известна, приведена, например, в книге: П.П. Мальцев и др. "Цифровые интегральные микросхемы: Справочник. -М.: Радио и связь, 1994, стр.76, и он может быть, например, реализован на микросхеме К555ИМ7 (см. В.Л, Шило "Популярные цифровые микросхемы". - М.: Радио и связь, 1987, стр. 159-161).

Коммутатор 3.9 идентичен коммутатору 3.5.3, показанному на фиг. 6, и предназначен для считывания значения числа с выхода умножителя 3.10 на вход блока коммутации 3.7 или на вход блока коммутации 3.17 в зависимости от значений выходных сигналов компараторов 3.11 и 3.13, поступающих на управляющий вход коммутатора 3.9.

Умножитель 3.10 предназначен для перемножения значений чисел, полученных с выходов регистра 3.12 и ключа 3.15, соответственно. Схема умножителя 3.10 известна, приведена, например, в книге: П.П. Мальцев и.др. "Цифровые интегральные микросхемы: Справочник. -М.: Радио и связь, 1994, стр. 82 и он может быть, например, реализован на микросхеме К555ИП9 (см. В.Л. Шило "Популярные цифровые микросхемы". -М.: Радио и связь, 1987, стр. 157-169).

Компаратор 3.11 предназначен для сравнения значения числа, поступившего с выхода вычитателя 3.8, с единичным значением. Схема компаратора известна, приведена, например, в книге: П.П. Мальцев и др. "Цифровые интегральные микросхемы: Справочник. -М.: Радио и связь, 1994. стр. 83 и может быть реализована, например, на микросхеме К555СП1 (см. В.Л. Шило "Популярные цифровые микросхемы". - М.: Радио и связь. 1987, стр. 183).

Регистр 3.12 предназначен для хранения значения числа, поступившего с выхода ключа 3.14. Схема регистра 3.12. известна и приведена, например, в книге: В. А. Батушев, В. Н, Вениаминов и др. Микросхемы и их применение: Справочное пособие. - М.: Радио и связь, 1983, стр. 134. рис. 4.34. и может быть реализована, например, на микросхеме К 531ИР19 (см. В.Л. Шило "Популярные цифровые микросхемы". - М.: Радио и связь, 1987, стр. 120).

Компаратор 3.13 предназначен для сравнения значения числа, поступившего с выхода вычитателя 3.8, с нулевым значением. Схема компаратора известна, приведена, например, в книге: П.П. Мальцев и др. "Цифровые интегральные микросхемы: Справочник. -М.: Радио и связь, 1994, стр. 83 и может быть реализована, например, на микросхеме К555СП1 (см. В.Л. Шило "Популярные цифровые микросхемы". - М.: Радио и связь, 1987, стр. 183).

Ключ 3.14, показанный на фиг. 7, предназначен для управления считыванием значения числа с выхода регистра 3.16 на вход регистра 3.12. По физической сущности ключ 3.14 представляет собой двухпозиционный управляемый переключатель. Схемы управляемых переключателей известны и приведены, например, в книге: В.Л. Шило "Популярные микросхемы КМОП, справочник". -М.: Ягуар, 1993, стр. 22.

Ключ 3.15 идентичен ключу 3.14, показанному на фиг. 7, и предназначен для управления считыванием значения числа с выхода регистра 3.16 на первый вход умножителя 3.10.

Регистр 3.16 предназначен для хранения значения числа, поступившего с выхода блока вычисления остатка от деления 3.18. Схема регистра 3.16 известна и приведена, например, в книге: В.А. Батушев, Б.Н. Вениаминов и др. Микросхемы и их применение: Справочное пособие. - М.: Радио и связь, 1983, стр. 134, рис. 4.34, и может быть реализована, например, на микросхеме К 531ИР19 (см. В. Л. Шило "Популярные цифровые микросхемы". - М.: Радио и связь, 1987, стр. 120).

Блок коммутации 3.17 идентичен блоку коммутации 3.7, показанному на фиг. 4, и предназначен для переключения работы хэширования 3 из режима считывания значения секретного ключа в режим считывания промежуточного значения хэшированного помехоустойчивого блока криптограммы на первый вход блока вычисления остатка от деления 3.18. Блок вычисления остатка от деления 3.18 идентичен блоку вычисления остатка от деления 3.5, показанному на фиг. 9, и предназначен для нахождения остатка от деления значения делимого числа, считанного с выхода блока коммутации 3.17 на значение простого числа p, хранящееся в регистре 3.19.

Регистр 3.19 предназначен для хранения значения простого числа p. Схема регистра 3.19 известна и приведена, например, в книге: В.А. Батушев, В.Н. Вениаминов и др. Микросхемы и их применение: Справочное пособие. -М.: Радио и связь, 1983, стр. 134, рис. 4.34, и может быть реализована, например, на микросхеме К 531ИР19 (см. В.Л. Шило "Популярные цифровые микросхемы". - М.: Радио и связь, 1987, стр. 120).

Элемент ИЛИ 3.2.0 предназначен для подачи сигнала, поступающего с выхода компаратора 3.11, или сигнала, посыпающего с выхода компаратора 3.13, на управляющий вход коммутатора 3.9. Элемент ИЛИ 3.21 предназначен для подачи сигнала, поступающего с выхода компаратора 3.11 или сигнала, поступающего с выхода инвертора 3.22, на управляющий вход ключа 3.15. Схемы элементов ИЛИ 3.20 и 3.21 идентичны, известны и приведены, например, в книге: С.А. Бирюков "Цифровые устройства на МОП-интегральных микросхемах". - М.: Радио и связь, 1990, стр.5 и могут быть реализованы, например, на микросхеме 176ЛЕ5.

Инвертор 3.22 предназначен для инвертирования двоичного сигнала, поступающего с выхода компаратора 3.13, и выдачи его на второй вход элемента ИЛИ 3.21. Схема инвертора 3.22 известна и приведена, например, в книге: С.А. Бирюков "Цифровые устройства на МОП-интегральных микросхемах". - М.: Радио и связь, 1990, стр.8 и может быть реализован, например, на микросхеме 176ЛП11.

Модуль памяти секретного ключа 4 предназначен для хранения значения секретного ключа и выдачи его на вход секретного ключа блока хэширования 3. В качестве модуля памяти секретного ключа 4 может быть использовано статическое оперативное запоминающее устройство (ОЗУ), схема построения которого известна и приведена, например, в книге: Б.А. Батушев, Б.Н. Вениаминов и др. "Микросхемы и их применение: Справочное пособие". - М.: Радио и связь, 19S3, стр. 175, рис. 5.12. Модуль памяти секретного ключа 4 может быть реализован, например, на микросхеме памяти К 537РУ8 (см. В.И. Корнейчук, В.П. Тарасенко "Вычислительные устройства на микросхемах: Справочник." -К.: Тэхника, 1988, стр. 85-87).

Блок коммутации 5 идентичен блоку коммутации 3.7, показанному на фиг. 4 и предназначен для переключения работы устройства из режима значения стартового блока двоичных символов в режим ввода значения помехоустойчивого блока криптограммы, соответствующего выбранному на предыдущем шаге хэшированному помехоустойчивому блоку криптограммы, на первый информационный вход блока хэширования 3.

Модуль памяти стартового блока 6 предназначен для хранения значения стартового блока двоичных символов и выдачи его на вход блока коммутации 5. В качестве модуля памяти стартового блока 6 может быть использовано статическое оперативное запоминающее устройство (ОЗУ), схема построения которого известна и приведена, например, в книге: В.А. Батушев, В.Н. Вениаминов и др. "Микросхемы и их применение: Справочное пособие". - М.: Радио и связь, 1983, стр. 175, рис, 5.12. Модуль памяти стартового блока б может быть реализован, например, на микросхеме памяти К537РУ8 (см. В.И. Корнейчук, В.П. Тарасенко "Вычислительные устройства на микросхемах: Справочник." -К.:Тэхника, 1988, стр. 85-87).

Модуль памяти блока криптограммы 7 предназначен для записи значения помехоустойчивого блока криптограммы, соответствующего выбранному хэшированному помехоустойчивому блоку криптограммы, хранения и выдачи его на вход прямого канала связи. В качестве модуля памяти блока криптограммы 7 может быть использовано статическое оперативное запоминающее устройство (ОЗУ), схема построения которого известна и приведена, например, в книге: В.А. Батушев, В.Н. Вениаминов и др. "Микросхемы и их применение: Справочное пособие". - М. : Радио и связь. 1983, стр. 175, рис. 5.12. Модуль памяти блока криптограммы 7 может быть реализован, например, на микросхеме памяти К537РУ8 (см. В. И. Корнейчук, В.П. Тарасенко "Вычислительные устройства на микросхемах: Справочник." -К.:Тэхника, 1988. стр. 85-87).

Модуль памяти предыдущего блока криптограммы 8 предназначен для записи значения помехоустойчивого блока криптограммы, соответствующего выбранному хэшированному блоку криптограммы, хранения и выдачи его на вход блока коммутации 5. В качестве модуля памяти предыдущего блока криптограммы 8 может быть использовано статическое оперативное запоминающее устройство (ОЗУ), схема построения которого известна и приведена, например, в книге: В.А. Батушев, В. Н. Вениаминов и др. "Микросхемы и их применение; Справочное пособие". - М.: Радио и связь, 1983, стр. 175, рис. 5.12. Модуль памяти предыдущего блока криптограммы 8 может быть реализован, например, на микросхеме памяти К 537РУ8 (см. В.И. Корнейчук, В.П. Тарасенко "Вычислительные устройства на микросхемах: Справочник." -К.: Тэхника, 1988, стр. 85-87).

Коммутатор 9 идентичен коммутатору 3.5.3, показанному на фиг. 6, и предназначен для переключения работы устройства из режима считывания значения помехоустойчивого блока криптограммы на вход блока хэширования 3 в режим считывания на вход модуля памяти выбранного блока криптограммы 7 и на вход модуля памяти предыдущего выбранного блока криптограммы 8.

Модуль памяти помехоустойчивых блоков криптограмм 10, показанный на фиг. 10, предназначен для хранения значений предварительно сформированных помехоустойчивых блоков криптограмм и считывания их на информационный вход коммутатора 9. Модуль памяти помехоустойчивых блоков криптограмм состоит из генератора адресов сигнала 10.1, регистра хранения адреса 10.2, мультиплексора, 10.3 и запоминающего модуля 10.4. Вход разрешения записи (вход W) регистра хранения адреса 10.2 является информационным входом модуля памяти помехоустойчивых блоков криптограмм 10. На вход генератора адресов сигнала 10.1 и управляющий вход (вход S) мультиплексора 10.3 подаются управляющие сигналы. Выход генератора адресов сигнала 10.1 соединен в параллель с информационным входом (вход N) регистра хранения адреса 10.2 и вторым информационным входом (вход X2) мультиплексора 10.3. Первый информационный вход (вход X1) мультиплексора 10.3 подключен к выходу регистра хранения адреса 10.2. Выход мультиплексора 10.3 соединен с входом запоминающего модуля 10.4, выход запоминающего модуля 10.4 является выходом модуля памяти помехоустойчивых блоков криптограмм 10.

Генератор адресов сигнала 10.1 предназначен для формирования адреса помехоустойчивого блока криптограммы, считываемого из запоминающего модуля 10.4 и выработки адреса соответствующего выбранному хэшированному помехоустойчивому блоку криптограммы помехоустойчивого блока криптограммы. Генератор адресов сигнала 10,1 по физической сущности представляет собой счетчик, схема которого известна, приведена, например, в книге: А.А Сикарев, О.Н. Лебедев "Микроэлектронные устройства формирования и обработки сложных сигналов", -М. : Радио и связь, 1983, стр. 128, рис, 518, и может быть реализован, например, на микросхеме К155ИЕ6 (см. В.Л. Шило "Популярные цифровые микросхемы". -М.: Радио и связь, 1987, стр. 90-93).

Регистр хранения адреса 10.2 предназначен для хранения адреса соответствующего выбранному хэшированному помехоустойчивому блоку криптограммы помехоустойчивого блока криптограммы. Схема регистра хранения адреса 10.2 известна, приведена, например, в книге В.А. Батушев, В.Н. Вениаминов и др. "Микросхемы и их применение": Справочное пособие". - М.: Радио и связь, 1983, стр. 134, рис. 4.34, и может быть реализована, например, на микросхеме К531ИР19 (см. В. Л. Шило "Популярные цифровые микросхемы". - М.: Радио и связь, 1987, стр. 120).

Мультиплексор 10.3 предназначен для переключения модуля памяти помехоустойчивых блоков криптограмм 10 из режима поочередного считывания значений N помехоустойчивых блоков криптограмм в режим считывания помехоустойчивого блока криптограммы, соответствующего выбранному хэшированному помехоустойчивому блоку криптограммы, из запоминающего модуля 10.4. Схема мультиплексора 10.3 известна, приведена в книге Л.А. Мальцева и др. "Основы цифровой техники". -М.: Радио и связь, 1986, стр. 52, рис. 48, и может быть реализована, например, на микросхеме К155КП5 (см. В.Л. Шило "Популярные цифровые микросхемы". - М.: Радио и связь, 1987, стр. 146).

Запоминающий модуль 10.4 предназначен для хранения значений N помехоустойчивых блоков криптограмм.

Запоминающий модуль 10.4 представляет собой ПЗУ, схема которого известна, приведена, например, в книге Б.А. Батушев, Б.Н. Вениаминов и др. "Микросхемы и их применение: Справочное пособие". - М.: Радио и связь, 1983, стр. 182, рис. 5.17 и может быть выполнен, например, на микросхемах памяти типа К556РТ5 (см. А.А. Сикарев, О.Н. Лебедев "Микроэлектронные устройства формирования и обработки сложных сигналов". -М.: Радио и связь, 1983, стр. 133, табл. 5.13).

Модуль памяти принятого блока криптограммы 11 предназначен для записи с выхода прямого канала связи значения принятого помехоустойчивого блока криптограммы, хранения и считывания его на первый информационный вход блока идентификации 12 и параллельно на информационный вход ключа 14, а также для стирания принятого неидентифицированного помехоустойчивого блока криптограммы. В качестве модуля памяти принятого блока криптограммы 11 может быть использовано статическое оперативное запоминающее устройство (ОЗУ), схема построения которого известна и приведена, например, в книге: В.А. Батушев, В. Н. Вениаминов и др. Микросхемы и их применение: Справочное пособие. - М.: Радио и связь, 1983, стр. 175, рис. 5.12. Модуль памяти принятого блока криптограммы 11 может быть реализовано, например, на микросхеме памяти К537РУ8 (см. В. И. Корнейчук, В.П. Тарасенко "Вычислительные устройства на микросхемах: Справочник." - К.:Тэхника, 1988, стр. 85-87).

Блок идентификации 12, показанный на фиг. 5, предназначен для идентификации значения принятого помехоустойчивого блока криптограммы с значениями N помехоустойчивых блоков криптограмм, хранящимися в модуле памяти помехоустойчивых блоков криптограмм 13. Блок идентификации 12 состоит из компаратора 12.1, генератора адресов 12.2 и формирователя 12.3. Первый информационный вход компаратора 12.1 является первым информационным входом блока идентификации 12, второй информационный вход компаратора 12.1 является вторым информационным входом блока индефикации 12, выход компаратора 12.1 соединен с входом генератора адресов 12.2 и в параллель со входом формирователя 12.3. Выход генератора адресов 12.2 является первым управляющим выходом блока идентификации 12. Выход компаратора 12.1 является вторым управляющим выходом блока идентификации 12. Выход формирователя 12.3 является третьим управляющим выходом блока идентификации 12.,
Компаратор 12.1 для сравнения значения числа, поступившего с выхода модуля памяти принятого блока криптограммы 11 с N значениями помехоустойчивых блоков криптограмм, хранящимися в модуле памяти помехоустойчивых блоков криптограмм 13, а также для формирования управляющего сигнала, поступающего с второго управляющего выхода блока идентификации 12 на управляющий вход ключа 14. Данный управляющий сигнал формируется компаратором 12.1, если принятый помехоустойчивый блок криптограммы идентифицирован с любым из N помехоустойчивых блоков криптограмм. Схема компаратора известна, приведена, например, в книге П. П. Мальцев и др. "Цифровые интегральные микросхемы: Справочник. -М. : Радио и связь, 1994, стр. 83 и может быть реализована, например, на микросхеме К555СП1 (см. В.Л. Шило "Популярные цифровые микросхемы". - М.: Радио и связь, 1987, стр. 183).

Генератор адресов 12.2 предназначен для формирования адреса помехоустойчивого блока криптограммы, считываемого из модуля памяти помехоустойчивых блоков криптограмм 13. Генератор адресов 12.2 по физической сущности представляет собой счетчик с управляющим входом сброса счетчика в нулевое значение, схема которого известна, приведена, например, в книге: А.А Сикарев, О. Н. Лебедев
"Микроэлектронные устройства формирования и обработки сложных сигналов". -М" Радио и связь, 1983, стр. 128, рис. 5.18, и реализован, например, на микросхеме К155ИЕ6 (см. В.Л. Шило "Популярные цифровые микросхемы". - М.: Радио и связь, 1987. стр. 90-93).

Формирователь 12.3 предназначен для формирования управляющего сигнала, управляющего повторной передачей получателю сообщений помехоустойчивого блока криптограммы, соответствующего выбранному хэшированному помехоустойчивому блоку криптограммы, а также управляющего стиранием данного помехоустойчивого криптограммы из модуля памяти выбранного блока криптограммы 7. Управляющий сигнал для повторной передачи получателю сообщений помехоустойчивого блока криптограммы, соответствующего выбранному хэшированному помехоустойчивому блоку криптограммы, формируется в случае, если принятый помехоустойчивый блок криптограммы неидентифицирован. В этом случае управляющий сигнал управляет стиранием принятого помехоустойчивого блока криптограммы из модуля памяти принятого блока криптограммы 11. Схема формирователя 12.3 известна, по своей физической сущности является инвертором и идентична схеме инвертора 3.22.

Модуль памяти помехоустойчивых блоков криптограмм 13 предназначен для хранения помехоустойчивых блоков криптограмм и считывания их на вход блока идентификации 12. В качестве модуля памяти помехоустойчивых блоков криптограмм 13 может быть использовано статическое оперативное запоминающее устройство (ОЗУ), схема построения которого известна и приведена, например, в книге: В. А. Батушев, Б. Н. Вениаминов и др. Микросхемы и их применение: Справочное пособие. -М. : Радио и связь, 1983, стр. 175, рис. 5.12. Модуль памяти помехоустойчивых блоков криптограмм 13 может быть реализован, например, на микросхеме памяти К537РУ8 (см. В.И. Корнейчук, В.П. Тарасенко "Вычислительные устройства на микросхемах: Справочник." -К.: Тэхника, 1988, стр. 85-87).

Ключ 14 идентичен ключу 3.14, показанному на фиг. 7, и предназначен для управления считыванием принятого идентифицированного помехоустойчивого блока криптограммы с выхода модуля памяти принятого блока криптограммы 11 на второй информационный вход блока хэширования 16 и параллельно на вход модуля памяти предыдущего принятого блока криптограммы 18. Считывание разрешается при поступлении управляющего сигнала с третьего управляющего выхода блока идентификации 12 на управляющий вход ключа 14.

Модуль памяти секретного ключа 15 предназначен для хранения секретного ключа и выдачи его на вход секретного ключа блока хэширования 16. В качестве модуля памяти секретного ключа 1.5 может быть использовано статическое оперативное запоминающее устройство (ОЗУ), схема построения которого известна и приведена, например, в книге: В.А. Батушев, В.Н. Вениаминов и др. "Микросхемы и их применение: Справочное пособие". - М.: Радио и связь, 1983, стр. 175, рис. 5.12. Модуль памяти секретного ключа 15 может быть реализован, например, на микросхеме памяти К537РУ8 (см. В.И. Корнейчук, В.П. Тарасенко "Вычислительные устройства на микросхемах: Справочник." -К.: Тэхника, 1988, стр. 85-87).

Блок хэширования 16 идентичен блоку хэширования 3, показанному на фиг. 3, и предназначен для хэширования принятого идентифицированного помехоустойчивого блока криптограммы по функции хэширования, секретному ключу и стартовому блоку двоичных символов при дешифровании первого информационного блока q-ичных символов или по предыдущему принятому идентифицированного помехоустойчивого блока криптограммы при дешифровании очередного информационного блока q-ичных символов.

Блок коммутации 17 идентичен блоку коммутации 3.7, показанному на фиг. 4, и предназначен для переключения работы устройства из режима считывания значения стартового блока двоичных символов дешифровании первого информационного блока q-ичных символов в режим считывания предыдущего принятого идентифицированного помехоустойчивого блока криптограммы при дешифровании очередного информационного блока q-ичных символов на первый информационный вход блок хэширования 16.

Модуль памяти предыдущего принятого блока криптограммы 1.8 предназначен для записи принятого идентифицированного помехоустойчивого блока криптограммы, хранения и выдачи его на второй вход блока коммутации 17. В качестве модуля памяти предыдущего принятого блока криптограммы 18 может быть использовано статическое оперативное запоминающее устройство (ОЗУ), схема построения которого известна и приведена, например, в книге: В.A. Батушев, В. Н. Вениаминов и др. "Микросхемы и их применение: Справочное пособие". - М.: Радио и связь. 1983, стр. 175, рис. 5.12. Модуль памяти предыдущего принятого блока криптограммы 18 может быть реализован, например, на микросхеме памяти К537РУ8 (см. В.И. Корнейчук, В.П. Тарасенко "Вычислительные устройства на микросхемах: Справочник." -К.: Тэхника, 1988, стр. 85-87).

Модуль памяти стартового блока 19 предназначен для хранения стартового блока двоичных символов и считывания его на первый вход блока коммутации 17. В качестве модуля памяти стартового блока 19 может быть использовано статическое оперативное запоминающее устройство (ОЗУ), схема построения которого известна и приведена, например, в книге: В.А. Батушев, В.Н. Вениаминов и др. "Микросхемы и их применение; Справочное пособие". - М.; Радио и связь, 1983, стр. 175, рис. 5.12. Модуль памяти стартового блока двоичных символов 19 может быть реализован, например, на микросхеме памяти К537РУ8 (см. В.И. Корнейчук. В. П. Тарасенко "Вычислительные устройства на микросхемах: Справочник." -К.: Тэхника, 1988, стр. 85- 87).

Заявленное устройство шифрования/дешифрования сообщений хзширующей функцией работает следующим образом.

Предварительно в модули памяти помехоустойчивых блоков криптограмм 10 и 13 записывают значения N предварительно сформированных помехоустойчивых блоков криптограмм, в модули памяти стартового блока 6 и 19 записывают значение предварительно переданного между отправителем и получателем сообщений стартового блока двоичных символов и в модули памяти секретного ключа 4 и 15 записывают значение предварительно переданного между отправителем и получателем сообщений секретного ключа.

Информационная последовательность q-ичных символов с выхода аналого-цифрового преобразователя сообщений, не входящего в состав заявляемого устройства и не показанного на чертежах, поступает на вход устройства шифрования/дешифрования сообщений хэширующей функцией, показанного на фиг.1, и считывается на вход модуля памяти информационного блока 1. В качестве аналого-цифрового преобразователя сообщений может быть использован, например, кодер импульсно-кодовой модуляции, формирующий на выходе q-ичные символы. Разбиение сообщений, представленных информационной последовательностью q-ичных символов, реализуется последовательной записью n очередных q-ичных символов в модуль памяти информационного блока 1. Управляющие сигналы, поступающие на управляющий вход модуля памяти информационного блока 1, и управляющие записью n q-ичных символов первого и последующих информационных q-ичных символов, показаны на фиг.12(а). По отправляющему сигналу нулевого уровня, показанному на фиг. 12(м), поданным на управляющий вход (вход S) мультиплексора 2.6, являющийся вторым управляющим входом блока выбора 3, проключается второй информационный вход (вход Y) мультиплексора 2.6 на его выход и производится запись во все ячейки памяти регистра хранения минимальной суммы 2.5 блока выбора 2 информационного сигнала в виде кодовой комбинации, состоящей из единичных символов "1", что обеспечивает первоначальное заполнение регистра хранения минимальной суммы 2.5 максимальным значением хранимого числа.

Для шифрования первого информационного блока q-ичных символов N помехоустойчивых блоков криптограмм хэшируют по функции хэширования, секретному ключу и стартовому блоку двоичных символов в блоке хэширования 3. Для этого значение секретного ключа, хранящегося в модуле памяти секретного ключа 4, N раз считывается на вход секретного ключа блока хэширования 3 по управляющему сигналу, показанному на фиг. 12(б), поступающему на управляющий вход модуля памяти секретного ключа 4. Значение стартового блока двоичных символов, хранящегося в модуле памяти стартового блока 6, N раз считывается на первый вход блока коммутации 5 по управляющему сигналу, показанному на фиг. 12(в), поступающему на управляющий вход модуля памяти стартового блока 6. Для шифрования первого информационного блока q-ичных символов первый вход блока коммутации 5 коммутируется на выход этого блока. Такая коммутация выполняется при поступлении на управляющий вход блока коммутации 5 управляющего сигнала единичного уровня, показанного на фиг. 12(г), и обеспечивает считывание значения стартового блока двоичных символов на первый информационный вход блока хэширования 3.

Значения N помехоустойчивых блоков криптограмм, хранящихся в модуле памяти помехоустойчивых блоков криптограмм 10, поочередно, с первого по N-й, считываются на информационный вход коммутатора 9 по управляющему сигналу, показанному на фиг. 12(ж), поступающему на второй управляющий вход модуля памяти помехоустойчивых блоков криптограмм 10. Данные управляющие сигналы подсчитываются счетчиком 10.1. Выходной сигнал счетчика 10,1, поступающий на второй информационный вход (вход X2) мультиплексора 10.3, коммутируется на вход запоминающего модуля 10.4 подачей на управляющий вход (вход S) мультиплексора 10.3 управляющего сигнала нулевого уровня, показанного на фиг. 12(з). В режиме хэширования N помехоустойчивых блоков криптограмм информационный вход коммутатора 9 коммутируется на его первый информационный выход под управлением управляющего сигнала единичного уровня, поступающего на управляющий вход коммутатора 9 и показанного на фиг. 12(м). В свою очередь первый информационный выход коммутатора 9 соединен с вторым информационным входом блока хэширования 3, что обеспечивает поочередное, с первого по N-й, считывание значений N помехоустойчивых блоков криптограмм на второй информационный вход блока хэширования 3.

В блоке хэширования 3 действия возведения значения секретного ключа a в степень суммарного значения стартового блока двоичных символов и значения первого, а затем последующих, помехоустойчивого блока криптограммы, и вычисление результата по модулям значений простых чисел p и q выполняются в виде последовательных действий: вычисляется суммарное значение стартового блока двоичных символов и значения первого, а затем последующих, помехоустойчивого блока криптограммы, если вычисленное суммарное значение является нулевым, с выхода блока хэширования 3 в качестве значения хэшированного помехоустойчивого блока криптограммы считывается единичной значение. Если вычисленное суммарное значение является единичным, то в блоке вычисления остатка от деления 3.5 вычисляется значение секретного ключа по модулю числа p, и считывается с выхода блока хэширования 3 в качестве значения хэшированного помехоустойчивого блока криптограммы. Если вычисленное суммарное значение не является ни единичным, ни нулевым, то значение секретного ключа перемножается на свое же значение число раз, равное суммарному значению, уменьшенному на единичное значение, значения промежуточных результатов перемножений вычисляются по модулю числа q, итоговое значение результата перемножений вычисляется по модулю числа p, и считывается с выхода блока хэширования 3 в качестве значения хэшированного помехоустойчивого блока криптограммы.

Действия хэширования помехоустойчивого блока криптограммы в блоке хэширования 3 выполняются следующим образом. Значение секретного ключа считывается на вход секретного ключа блока хэширования 3. Запись значения секретного ключа осуществляется по управляющему сигналу, поступающему на управляющий вход блока коммутации 3.17, являющийся вторым управляющим входом блока хэширования 3. Вид данного управляющего сигнала показан на фиг.13(а). Данный управляющий сигнал проключает первый информационный вход блока коммутации 3.17 на его выход, обеспечивая тем самым запись значения секретного ключа по первому входу блока вычисления остатка от деления 3.18. Вид сигнала секретного ключа показан на фиг.13(б). С выхода регистра 3.19 считывается значение числа p по второму входу блока вычисления остатка от деления 3.18. Для записи значений секретного ключа и числа p и последующего вычисления остатка от деления на управляющий вход блока вычисления остатка от деления 3.18, являющийся третьим управляющим входом блока хэширования 3, подается управляющий сигнал, вид которого показан на фиг.13(в). В блоке вычисления остатка от деления 3.18 значение секретного ключа поступает на первый информационный вход ключа 3.18.5, проключенный на его выход, и записывается в регистр 3.18.1. Из регистра 3.18.1 значение секретного ключа поступает на первый вход вычитателя 3.18.2. На второй вход вычитателя 3.18.2 посыпает значение числа р. Вычисленное разностное значение с выхода вычитателя 3.18.2 поступает на второй вход компаратора 3.18.4. Если разностное значение меньше значения числа p, то выходной сигнал компаратора 3.18.4, поступающий на управляющий вход, проключает информационный вход коммутатора 3.18.3 на его второй выход, являющийся выходом блока вычисления остатка от деления 3.18. В противном случае выходной сигнал компаратора 3.18.4 проключает информационный вход коммутатора 3.18.3 на его первый выход, разностное значение с выхода вычитателя 3.18.2 переписывается в регистр 3.18.1, из него в вычитателе 3.18.2 вычитается значение числа p, и описанные ранее действия повторяются.

Так как в данном случае значение числа p больше значения секретного ключа а, и поэтому a mod p = a, то с выхода блока вычисления остатка от деления 3.18 в регистр 3.16 записывается значение а. На управляющий вход ключа 3.14, являющийся пятым управляющим входом блока хэширования 3, подается управляющий сигнал, вид которого показан на фиг. 13(ж). Данный управляющий сигнал открывает ключ 3.14 и через открытый ключ 3.14 записанное в регистр 3.16 значение а переписывается в регистр 3.12.

На первый и второй входы сумматора 3.1, являющиеся первым и вторым информационными входами блока хэширования 3, считываются значение стартового блока двоичных символов и значение первого, а затем последующих, помехоустойчивого блока криптограммы. Их суммарное значение, вид которого показан на фиг. 13(e), с выхода сумматора 3.1 считывается на первый информационный вход блока коммутации 3.3 и первый вход компаратора 3.4. В компараторе 3.4 суммарное значение сравнивается с нулевым значением и при их равенстве формируемый на выходе компаратора 3.4 сигнал поступает на управляющий вход блока коммутации 3.7, разрешая прохождение сигнала единичного значения с первого информационного входа блока коммутации 3.7 на его выход и запись данного сигнала по первому входу блока вычисления остатка от деления 3.5. На управляющий вход блока вычисления остатка от деления 3.5, являющийся четвертым управляющим входом блока хэширования 3, поступают управляющие сигналы, вид которых показан на фиг. 13(г). С выхода регистра 3.2 на второй вход блока вычисления остатка от деления 3.5 считывается значение числа q. Последовательность действий, выполняемых в блоке вычисления остатка от деления 3.5, идентична ранее описанной последовательности действий, выполняемых в блоке вычисления остатка от деления 3.18. Так как значение числа q больше единичного значения, и поэтому 1 mod q = 1, то с выхода блока вычисления остатка от деления 3.5 единичное значение считывается на выход блока хэширования 3 в качестве значения хэшированного помехоустойчивого блока криптограммы. Вид хэшированного помехоустойчивого блока криптограммы показан на фиг.13(з).

Если суммарное значение, считанное на вход компаратора 3.4 не равно нулю, то управляющий сигнал с выхода компаратора 3,4 проключает второй информационный вход блока коммутации 3.7 на свой выход. Единичное значение управляющего сигнала, вид которого показан на фиг. 13(д), поступает на управляющий вход блока коммутации 3.3, являющийся первым управляющим входом блока хэширования 3, и проключают первый информационный вход блока коммутации 3.3 на его выход. Суммарное значение с выхода сумматора 3.1 через блок коммутации 3.3 считывается в регистр 3.6 и переписывается на первый вход вычитателя 3.8. Из записанного суммарного значения в вычитателе 3.8 вычитается единичное значение. Уменьшенное на единицу значение сравнивается в компараторе 3.13 с нулевым значением и при их равенстве сигнал с выхода компаратора 3.13 через элемент ИЛИ 3.20 поступает на управляющий вход коммутатора 3.9. Значение а из регистра 3.12. считывается на второй вход умножителя 3.10 и при отсутствии второго сомножителя значение а считывается с выхода умножителя 3.10 на вход коммутатора 3.9, проключенный на его выход. Выходной сигнал компаратора 3.4 проключает второй информационный вход блока коммутации 3.7 на его выход и значение а считывается на вход блока вычисления остатка от деления З. 5, в котором значение a mod p считывается на выход блока хэширования 3 в качестве значения хэшированного помехоустойчивого блока криптограммы.

Одновременно значение с выхода вычитателя 3.8 сравнивается с единичным значением в компараторе 3.11 и при их равенстве выходной сигнал компаратора 3.11 через элемент ИЛИ 3.20 проключает второй информационный вход коммутатора 3.9 на его выход. Этот же выходной сигнал компаратора 3.11, инвертированный в инверторе 3.22, проходит через элемент ИЛИ 3.21 и проключает информационный вход ключа 3.15 на его выход. Поэтому значение а считывается с регистра 3.16 через открытый ключ 3.15 на первый вход умножителя 3.10 и на выходе умножителя 3.10 формируется значение a mod р. Это значение с выхода умножителя 3.10 через коммутатор 3.9 и блок коммутации 3.7 поступает на вход блока вычисления остатка от деления 3.5, в котором выполняются ранее описанные действия.

Если значение с выхода вычитателя 3.8 не равно ни единичному, ни нулевому значению, то при нулевом значении управляющего сигнала, поступающего на управляющий вход блока коммутации 3.3, изображенном на фиг. 13(д), это значение с второго информационного блока коммутации 3.3 считывается на его выход, и описанные ранее действия повторяются до тех пор, пока на вход блока вычисления остатка от деления 3.5 не поступит значение секретного ключа в степени суммарного значения, взятого по модулю числа р.

Считанные из блока хэширования 3 значения цифрового представления k-ых q-ичных символов i-го хэшированного помехоустойчивого блока криптограммы подаются на вход (вход B) вычитателя 2.1 блока 2. Вид считанных из блока хэширования 3 хэшированных помехоустойчивых блоков показан на фиг.12(и). На второй вход (вход A) вычитателя 2.1 в соответствии с управляющим сигналом, поступающим на управляющий вход модуля памяти информационного блока 1, показанного на фиг. 12(к), поступают значения цифрового представления k-ых q- ичных символов информационного блока из модуля памяти информационного блока 1. В вычитателе 2.1 производится вычитание из значения цифрового представления k-го q-ичного символа i-го ( i=1,2,..,N) хэшированного помехоустойчивого блока криптограммы соответствующего ему значения цифрового представления q-ичното символа информационного блока. Сумматор 2.2 осуществляет последовательное сложение значений полученных разностей.

С поступлением управляющего сигнала, показанного на фиг. 12(л), на управляющий вход управляемого переключателя 2.3, являющегося первым управляющим входом блока выбора 2, полученное значение с выхода сумматора 2.2 подается на вход (вход B) компаратора 2.4 и одновременно на первый информационный вход (вход X) мультиплексора 2.6. На управляющий вход (вход S) мультиплексора 2.6, являющийся вторым управляющим входом блока выбора 2, поступает управляющий сигнал единичного уровня, показанный на фиг. 12(м). Данный управляющий сигнал комментирует выход сумматора 2.2 на вход X регистра хранения минимальной суммы 2,5. На второй вход (вход А) компаратора 2.4 поступает значение, хранящееся в регистре хранения минимальной суммы 2.5. На выходе (выход A≥B) компаратора 2.4 формируется сигнал управления при условии, что значение сигнала на втором входе (вход B) не больше, чем значение сигнала на первом входе (вход A). Данный сигнал управления, поданный на (вход W) разрешения записи регистра хранения минимальной суммы 2.5, обеспечивает обновление значения регистра хранения минимальной суммы 2.5 сигналом с выхода сумматора 2.2 через управляемый переключатель 2.3. В каждый i-й такт работы блока выбора 2 в регистр хранения минимальной суммы 2.5 записывается новое значение с выхода сумматора 2.2 при условии, что вновь сравниваемое значение меньше, чем хранящееся значение в памяти регистра хранения минимальной суммы 2.5.

Сформированный на выходе компаратора 2.4 сигнал управления, являющийся выходным сигналом блока выбора 2, подается на вход разрешения записи (вход W) регистра хранения адреса 10.2 модуля памяти помехоустойчивых блоков криптограмм 10 и обеспечивает запись очередного i-го значения адреса блока с выхода генератора адресов 10.1 в регистр хранения адреса 10.2. В регистр хранения адреса 10.2 будет записано новое значение адреса при условии, что на выходе компаратора 2.4 блока выбора 2 будет сформирован новый сигнал управления. По истечении N тактов работы блока выбора 2 в регистре хранения минимальной суммы 2.5 будет записано значение минимальной суммы полученных разностей, а в регистре хранения адреса 10.2 будет записано значение адреса помехоустойчивого блока криптограммы, соответствующего выбранному хэшированному помехоустойчивому блоку криптограммы. Выбранный хэшированный помехоустойчивый блок криптограммы является наиболее близким к первому информационному блоку q-ичных символов.

При поступлении управляющего сигнала нулевого уровня, показанного на фиг. 12(е), на управляющий вход коммутатора 9 его информационный вход проключается на его же второй информационный выход. При поступлении управляющего сигнала единичного уровня, показанного на фиг.12(з), на первый управляющий вход модуля памяти помехоустойчивых блоков криптограмм 10 значение адреса помехоустойчивого блока криптограммы, соответствующего выбранному хэшированному помехоустойчивому блоку криптограммы, из регистра хранения адреса 10.2 через мультиплексор 10.3 считывается на вход запоминающего модуля 10.4. Значение помехоустойчивого блока криптограммы, соответствующего выбранному хэшированному помехоустойчивому блоку криптограммы, считывается через второй информационный выход коммутатора 9 на информационный вход модуля памяти блока криптограммы 7 и параллельно на информационный вход модуля памяти предыдущего блока криптограммы 8. По этому же управляющему сигналу, поступающему на управляющий вход модуля памяти блока криптограммы 7 и управляющий вход модуля памяти предыдущего блока криптограммы 8, в модуль памяти блока криптограммы 7 и в модуль памяти предыдущего блока криптограммы 8 записывается значение помехоустойчивого блока криптограммы, соответствующего выбранному хэшированному помехоустойчивому блоку криптограммы.

При поступлении управляющего сигнала, показанного на фиг. 12(н), на второй управляющий вход модуля памяти блока криптограммы 7, с информационного выхода этого модуля значение помехоустойчивого блока криптограммы, соответствующего выбранному хэшированному помехоустойчивому блоку криптограммы, передается по прямому каналу связи получателю сообщений.

На приемном узле с выхода прямого канала связи принятый помехоустойчивый блок криптограммы считывается на вход модуля памяти принятого блока криптограммы 11. Записью n q-ичных символов помехоустойчивого блока криптограмм управляют управляющие сигналы, поступающие на управляющий вход модуля памяти принятого блока криптограммы 11, показанные на фиг. 12(о).

При поступлении управляющих сигналов, показанных на фиг. 12(п), на управляющий вход модуля памяти принятого блока криптограммы 11, с выхода этого модуля значение принятого помехоустойчивого блока криптограммы считывается на первый информационный вход блока идентификации 12. При поступлении управляющего сигнала, показанного на фиг. 12(р), на управляющий вход блока идентификации 12 генератор адресов 12.2 устанавливается в исходное состояние я последовательно формирует с первого по N-й адреса помехоустойчивых блоков криптограмм, считываемых из модуля памяти помехоустойчивых блоков криптограмм 13. С первого по N-й помехоустойчивые блоки криптограмм в соответствии с сформированным адресом считываются на второй информационный вход блока идентификации 12. При совпадении значений принятого помехоустойчивого блока криптограммы и одного из помехоустойчивых блоков криптограмм срабатывает компаратор 12.1 и формирует управляющий сигнал, поступающий по второму управляющему выходу блока идентификации 12 и открывающий ключ 14. В случае, если принятый помехоустойчивый блок криптограммы не идентифицирован, то есть компаратор 12.1 не сработает в течение считывания N помехоустойчивых блоков криптограмм, (формирователь 12.3 формирует управляющий сигнал, управляющий повторной передачей получателю сообщений помехоустойчивого блока криптограммы, соответствующего выбранному хэшированному помехоустойчивому блоку криптограммы, а также стиранием неидентифицированного принятого помехоустойчивого блока криптограммы из модуля памяти принятого блока криптограммы 11. Данный управляющий сигнал единичного уровня, показанный на фиг. 12(с), формируется на третьем управляющем выходе блока идентификации 12. При поступлении на первый управляющий вход модуля памяти блока криптограммы 7 данного управляющего сигнала нулевого уровня стирается помехоустойчивый блок криптограммы, соответствующий выбранному хэшированному помехоустойчивому блоку криптограммы, а при поступлении сигнала единичного уровня происходит повторная передача помехоустойчивого блока криптограммы, соответствующего выбранному хэшированному помехоустойчивому блоку криптограммы.

Для дешифрования первого информационного блока q-ичных символов принятый идентифицированный помехоустойчивый блок криптограммы хэшируют по функции хэширования, секретному ключу и стартовому блоку двоичных символов в блоке хэширования 16. Для этого значение секретного ключа, хранящееся в модуле памяти секретного ключа 15, считывается на вход секретного ключа блока хэширования 16 по управляющему сигналу, показанному на фиг. 12(т), поступающему на управляющий вход модуля памяти секретного ключа 15. Значение стартового блока двоичных символов, хранящегося в модуле памяти стартового блока 19, считывается на первый информационный вход блока коммутации 17 по управляющему сигналу, показанному на фиг. 12(у), поступающему на управляющий вход модуля памяти стартового блока 19. Для дешифрования первого информационного блока q-ичных символов первый информационный вход блока коммутации 17 коммутируется на выход блока. Такая коммутация выполняется при поступлении на управляющий вход блока коммутации 17 управляющего сигнала единичного уровня, показанного на фиг. 12(ф), и обеспечивает считывание значения стартового блока двоичных символов на первый вход блока хэширования 16. Через информационный выход открытого ключа 14 на второй информационный вход блока хэширования 16 считывается значение принятого идентифицированного помехоустойчивого блока криптограммы.

После записи в блок хэширования 16 значения секретного ключа, значения стартового блока двоичных символов и значения принятого идентифицированного помехоустойчивого блока криптограммы хэширование принятого идентифицированного помехоустойчивого блока криптограммы выполняется образом, идентичным хэшированию помехоустойчивого блока криптограммы в блоке хэширования 3.

С выхода блока хэширования 16, который является выходом устройства, считывается первый дешифрованный информационный блок q-ичных символов.

Для шифрования очередного информационного блока q- ичных символов, вид которого показан на фиг. 12(а), N помехоустойчивых блоков криптограмм повторно хэшируют по функции хэширования, секретному ключу и помехоустойчивому блоку криптограммы, соответствующему выбранному хэшированному помехоустойчивому блоку криптограммы, и выполняют последующие за ним действия. Отличием выполняемых действий от действий при шифровании/дешифровании первого информационного блока q-ичных символов является следующее.

На передающем узле на управляющий вход блока коммутации 5 поступает управляющий сигнал нулевого уровня, показанный на фиг. 12(г), и обеспечивает считывание значения помехоустойчивого блока криптограммы, соответствующего выбранному хэшированному помехоустойчивому блоку криптограммы на первый информационный вход блока хэширования 3. Значение помехоустойчивого блока криптограммы, соответствующее выбранному помехоустойчивому блоку криптограммы, хранящееся в модуле предыдущею блока криптограммы 8, считывается на второй вход блока коммутации 5 по управляющему сигналу, показанному на фиг. 12(х), поступающему на управляющий вход модуля памяти предыдущего блока криптограммы 8. Для шифрования очередного информационного блока q-ичных символов второй информационный вход блока коммутации 5 коммутируется на выход этого же блока, что обеспечивает считывание на информационный вход блока хэширования 3 значения помехоустойчивого блока криптограммы, соответствующего выбранному хэшированному помехоустойчивому блоку криптограммы. Последующие действия при шифровании очередного информационного блока q-ичных символов выполняются идентично действиям при шифровании первого информационного блока q-ичных символов.

На приемном узле значение предыдущего принятого идентифицированного помехоустойчивого блока криптограммы, хранящееся в модуле памяти предыдущего принятого блока криптограммы 18, считывается на второй информационный вход блока коммутации 17 по управляющему сигналу, показанному на фиг. 12(ц), поступающему на управляющий вход модуля памяти предыдущего принятого блока криптограммы. Для дешифрования очередного информационного блока q-ичных символов второй информационный вход блока коммутации 17 коммутируется на выход этого же блока. Такая коммутация выполняется при поступлении на управляющий вход блока коммутации 17 управляющего сигнала нулевого уровня, показанного на фиг. 12(ф).

Для дешифрования очередного информационного блока q-ичных символов принятый идентифицированный помехоустойчивый блок криптограммы хэшируют по функции хэширования, секретному ключу и предыдущего принятого идентифицированного помехоустойчивого блока криптограммы в блоке хэширования 16. Действия хэширования принятого идентифицированного помехоустойчивого блока криптограммы по функции хэширования, секретному ключу и предыдущего принятого идентифицированного помехоустойчивого блока криптограммы в блоке хэширования 16 выполняются идентично действиям хэширования принятого идентифицированного помехоустойчивого блока криптограммы по функции хэширования, секретному ключу и стартовому блоку двоичных символов.

С выхода блока хэширования 16, который является выходом устройства, считывается очередной дешифрованный информационный блок q-ичных символов, и описанные действия выполняются до тер пор, пока поступают очередные информационные блоки q-ичных символов.

Изобретение относится к области электросвязи, а именно к технике секретной конфиденциальной связи. Способ шифрования/дешифрования сообщений хэширующей функцией предусматривает предварительное формирование помехоустойчивых блоков криптопрограмм, их хэширование, сравнение с информационным блоком q-ичных символов, выбор среди них наиболее близкого и передачу получателю сообщений помехоустойчивого блока криптограммы, соответствующего выбранному хэшированному помехоустойчивому блоку криптограммы, хэширование принятого идентифицированного помехоустойчивого блока криптограммы. В устройстве шифрования/дешифрования сообщений хэширующей функцией на передающем узле дополнительно введены блок выбора, модуль памяти помехоустойчивых блоков криптограмм, коммутатор, а на приемном узле - блок идентификации, модуль памяти помехоустойчивых блоков криптограмм и ключ. Техническим результатом, достигаемым при их реализации, является обеспечение повышения достоверности передачи зашифрованных сообщений по каналам с помехами благодаря обнаружению ошибок передачи и повторной передачи зашифрованных сообщений, принятых с ошибкой. 2 с. и 2 з.п. ф-лы, 13 ил.

1. Способ шифрования/дешифрования сообщений хэширующей функцией, заключающийся в предварительном формировании функции хэширования, секретного ключа и стартового блока двоичных символов, передаче между отправителем и получателем сообщений секретного ключа и стартового блока двоичных символов, разбиении сообщения на информационные блоки символов, хешировании отправителем сообщений блоков двоичных символов, передаче получателю сообщений блоков двоичных символов и хэшировании принятых блоков двоичных символов, отличающийся тем, что дополнительно предварительно формируют N помехоустойчивых блоков криптограмм, где N > 2, хэшируют помехоустойчивые блоки криптограмм по функции хэширования, секретному ключу и стартовому блоку двоичных символов, сравнивают каждый i-й, где i = 1, 2, ..., N, хэшированный помехоустойчивый блок криптограммы с первым информационным блоком q-ичных символов, где q > 2, среди N хэшированных помехоустойчивых блоков криптогграмм выбирают наиболее близкий к первому информационному блоку q-ичных символов, передают по прямому каналу связи получателю сообщений помехоустойчивый блок криптограммы, соответствующий выбранному хэшированному помехоустойчивому блоку криптограммы, идентифицируют принятый помехоустойчивый блок криптограммы с N помехоустойчивыми блоками криптограмм и, если он не идентифицирован, стирают принятый помехоустойчивый блок криптограммы и по обратному каналу связи передают управляющий сигнал для повторной передачи получателю сообщений помехоустойчивого блока криптограммы, соответствующего выбранному хэшированному помехоустойчивому блоку криптограммы, принятый идентифицированный помехоустойчивый блок криптограммы хэшируют по функции хэширования, секретному ключу и стартовому блоку двоичных символов, повторно хэшируют N помехоустойчивых блоков криптограмм по функции хэширования, секретному ключу и помехоустойчивому блоку криптограммы, соответствующему выбранному на предыдущем шаге хэшированному помехоустойчивому блоку криптограммы, сравнивают каждый i-й, где i = 1, 2, ..., N, хэшированный помехоустойчивый блок криптограммы с очередным информационным блоком q-ичных символов, выбирают среди N помехоустойчивых блоков криптограмм наиболее близкий к очередному информационному блоку q-ичных символов, передают по прямому каналу связи получателю сообщений помехоустойчивый блок криптограммы, соответствующий выбранному хэшированному помехоустойчивому блоку криптограммы, идентифицируют принятый помехоустойчивый блок криптограммы с N помехоустойчивыми блоками криптограмм и, если он не идентифицирован, стирают принятый помехоустойчивый блок криптограммы и по обратному каналу связи передают управляющий сигнал для повторной передачи получателю сообщений помехоустойчивого блока криптограммы, соответствующего выбранному хэшированному помехоустойчивому блоку криптограммы, хэшируют принятый идентифицированный помехоустойчивый блок криптограммы по функции хэширования, секретному ключу и предыдущему принятому идентифицированному помехоустойчивому блоку криптограммы, причем повторное хэширование помехоустойчивых блоков криптограмм и последующие за ним действия выполняются до тех пор, пока поступают очередные информационные блоки q-ичных символов. 2. Способ по п.1, отличающийся тем, что формирование N помехоустойчивых блоков криптограмм выполняют перемножением каждого из N блоков двоичных символов на порождающую матрицу двоичного помехоустойчивого кода. 3. Способ по п.1, отличающийся тем, что для сравнения каждого i-го, где i = 1, 2, ..., N, хэшированного помехоустойчивого блока криптограммы с информационным блоком q-ичных символов из значения каждого q-ичного отсчета i-го хэшированного помехоустойчивого блока криптограммы вычитают соответствующее ему значение q-ичного отсчета информационного блока q-ичных символов, для каждого i-го хэшированного помехоустойчивого блока криптограммы абсолютные значения полученных разностей суммируют, а наиболее близкий хэшированный помехоустойчивый блок криптограммы к информационному блоку q-ичных символов выбирают соответствующий минимальной сумме полученных разностей. 4. Устройство шифрования/дешифрования сообщений хэширующей функцией, содержащее на передающем узле модуль памяти информационного блока, вход которого является входом устройства, блок хэширования, вход секретного ключа которого подключен к выходу модуля памяти секретного ключа, первый информационный вход блока хэширования подключен к выходу блока коммутации, первый вход блока коммутации подключен к выходу модуля памяти стартового блока, второй вход блока коммутации подключен к выходу модуля памяти предыдущего выбранного блока криптограммы, модуль памяти выбранного блока криптограммы, информационный выход которого соединен со входом прямого канала связи, а на приемном узле модуль памяти принятого блока криптограммы, вход которого подключен к выходу прямого канала связи, блок хэширования, вход секретного ключа которого подключен к выходу модуля памяти секретного ключа, первый информационный вход блока хэширования подключен к выходу блока коммутации, первый вход блока коммутации подключен к выходу модуля памяти стартового блока, второй вход блока коммутации подключен к выходу модуля памяти предыдущего принятого блока криптограммы, отличающееся тем, что дополнительно на передающем узле введены блок выбора, первый информационный вход которого соединен с модулем памяти информационного блока, второй информационный вход блока выбора подключен к выходу блока хэширования, выход блока выбора подключен к информационному входу модуля памяти помехоустойчивых блоков криптограмм, выход которого соединен с информационным выходом коммутатора, первый информационный выход коммутатора подключен ко второму информационному входу блока хэширования, второй информационный выход коммутатора подключен к информационному входу модуля памяти блока криптограммы и параллельно к входу модуля памяти предыдущего блока криптограммы, первый управляющий вход модуля памяти блока криптограммы соединен с выходом обратного канала связи, а на приемном узле дополнительно введены блок идентификации, первый информационный вход которого соединен с выходом модуля памяти принятого блока криптограммы, второй информационный вход блока идентификации соединен с выходом модуля памяти помехоустойчивых блоков криптограмм, первый управляющий выход блока идентификации соединен с управляющим входом модуля памяти помехоустойчивых блоков криптограмм, второй управляющий выход блока идентификации соединен с управляющим входом ключа, третий управляющий выход блока идентификации соединен со входом обратного канала связи и параллельно с входом стирания модуля памяти принятого блока криптограммы, информационный вход ключа соединен с выходом модуля памяти принятого блока криптограммы, информационный выход ключа соединен с вторым информационным входом блока хэширования и параллельно со входом модуля памяти предыдущего принятого блока криптограммы, выход блока хэширования является выходом устройства, причем модуль памяти информационного блока, блок выбора, блок хэширования, модуль памяти секретного ключа, блок коммутации, модуль памяти стартового блока, модуль памяти блока криптограммы, модуль памяти предыдущего блока криптограммы, модуль памяти помехоустойчивых блоков криптограммы, коммутатор на передающем узле, модуль памяти принятого блокам криптограммы, блок идентификации, блок коммутации, модуль памяти секретного ключа, блок хэширования, блок коммутации, модуль памяти предыдущего принятого блока криптограммы, модуль памяти стартового блока на приемном узле снабжены управляющими входами.