УСТРОЙСТВО ПОДАВЛЕНИЯ СТРУКТУРНЫХ ПОМЕХ ДЛЯ ПРИЕМНИКОВ ШИРОКОПОЛОСНЫХ СИГНАЛОВ Российский патент 1999 года по МПК H04B1/10 

Изобретение относится к области радиотехники и может быть использовано в системах связи с широкополосными сигналами.

Известны устройства подавления структурных помех, описанные в авт.св. СССР N 1338078, патентах РФ N 2038697, 2034403, H 04 B 1/10 и др., недостатком которых является низкая помехоустойчивость к структурным помехам.

Наиболее близким по технической сущности к заявляемому является устройство по авт.св. СССР N 1688416, H 04 B 1/10, структурная схема которого приведена на фиг. 1, где обозначено:
1 - первый перемножитель (фазовый модулятор),
2 - генератор копии сигнала,
3 - второй перемножитель (фазовый демодулятор),
4 - режекторный фильтр,
5 - выходной фильтр,
6 - первый аттенюатор,
7 - вычитатель,
8 - первый элемент задержки,
9 - второй элемент задержки,
10 - полосовые фильтры,
11 - ключи,
12 - вторые аттенюаторы,
13 - четвертые элементы задержки,
14 - обнаружители узкополосной помехи,
15 - третий перемножитель,
16 - третий элемент задержки,
17 - частотные каналы.

Работает устройство следующим образом.

Входной широкополосный шумоподобный сигнал (ШПС) и помеха поступают на вход перемножителя 1, где перемножаются с копией ШПС, синхронной с приходящим ШПС, формируемой в генераторе 2. За счет этого ШПС сворачивается в узкополосный сигнал, который режектируется режекторным фильтром 4, и узкополосная помеха "размазывается" в широкополосную помеху, которая через режекторный фильтр 4, вырезающий из нее полоску ΔF (где ΔF - полоса свернутого полезного сигнала), поступает на перемножитель 3. В перемножителе 3 широкоплосная помеха перемножается с синхронной с ней копией ШПС, подаваемой на него с выхода генератора 2 через элемент 8, обеспечивающий выравнивание задержек в тракте распространения широкополосной помехи и копии ШПС.

За счет перемножения с копией ШПС широкополосная помеха сворачивается в узкоплосную помеху, которая подается на частотный канал 17. В каждом частотном канале 17 ускополосная помеха фильтруется в парциальной полосе полосового фильтра 10, равной

где Δf_ш - полоса ШПС,
после чего подается на ключ 11, который открывается только в том случае, если обнаруживателем 14 принято решение об обнаружении помехи в данном парциальном канале. Помеха, прошедшая через ключ 11, через аттенюатор 12 и элемент задержки 13 поступает на один из входов вычитателя 7, где компенсирует помеху, поступающую на другой вход вычитателя 7 со входа устройства через аттенюатор 6 и элемент 9. Элементы 9, 13 и аттенюаторы 6 и 12 обеспечивают выравнивание по амплитуде и времени помех, поступающих на разные входы вычитателя 7. Так как по одному входу вычитателя 7 поступают широкоплосный сигнал и узкополосная помеха, а по другим только узкополосная помеха, то помехи компенсируются, а широкополосный сигнал проходит на выход вычитателя 7. После перемножения в перемножителе 15 с копией ШПС, поступающей с выхода генератора 2 через элемент 16, широкополосный сигнал "сворачивается" в узкополосный сигнал, который фильтруется в выходном фильтре 5, после чего поступает на выход устройства. Задержка элемента 16 выбирается таким образом, чтобы обеспечить синхронность широкоплосного сигнала и копии ШПС на входах перемножителя 15.

Укрупним структурную схему устройства-прототипа так, как показано на фиг. 2, где обозначено:
1 - приемник полезного сигнала (блоки 2, 5, 15, 16 фиг. 1),
2, 4 - перемножители (фазовые манипуляторы),
3 - режекторный фильтр,
5 - элемент задержки,
6 - аттенюатор,
7 - вычитатель,
8 - блок частотной селекции помех (n каналов блоки 10 - 14 фиг. 1),
9 - элемент задержки.

Недостатком прототипа является низкая помехоустойчивость к структурным (внутрисистемным) помехам.

Для устранения этого недостатка в устройство, содержащее приемник полезного широкополосного сигнала, последовательно соединенные первый элемент задержки и аттенюатор, последовательно соединенные первый перемножитель, первый вход которого объединен со входом первого элемента задержки, режекторный фильтр, второй элемент задержки, второй вход которого соединен с выходом второго элемента задержки, введены n цепочек, каждая из которых содержит последовательно соединенные приемник мешающего сигнала, формирователь копии помехи, третий элемент задержки, ключ, второй вход которого соединен с выходом блока управления, первый и второй входы которого объединены с первым и вторым входом формирователя копии помехи и соединены с первым и вторым выходами приемника мешающего сигнала, выход каждого из ключей всех n цепочек соединен с соответствующим входом сумматора и соответствующим входом элемента ИЛИ, выход которого соединен с управляющим входом коммутатора, первый вход которого соединен с выходом аттенюатора, второй - с выходом второго перемножителя, а выход - со входом приемника полезного сигнала, выход сумматора соединен со вторым входом первого перемножителя и со входом второго элемента задержки, первый вход первого перемножителя через четвертый элемент задержки соединен со входом устройства.

Структурная схема заявляемого устройства приведена на фиг. 3, где обозначено:
1 - приемник полезного широкоплосного сигнала,
2, 4 - первый и второй перемножители (фазовые манипуляторы),
3 - режекторный фильтр,
5, 11, 12, 13 - первый, второй, третий и четвертый элементы задержки,
6 - аттенюатор,
7 - коммутатор,
8 - формирователь копии помехи,
9 - приемник мешающего сигнала,
10 - блок управления,
14 - сумматор,
15 - элемент ИЛИ,
16 - ключи.

Устройство содержит приемник полезного сигнала 1, ко входу которого через коммутатор 7 подсоединены две цепочки, одна из которых содержит последовательно соединенные элемент задержки 5 и аттенюатор 6, другая - последовательно соединенные первый перемножитель 2, режекторный фильтр 3, третий перемножитель 4. Вход элемента задержки 5 и первый вход перемножителя 2 объединены и через элемент задержки 13 соединены со входом устройства. Второй вход первого перемножителя 2 соединен с выходом сумматора 14, который через элемент задержки 11 соединен со вторым входом второго перемножителя 4. К n входам сумматора 1 присоединены n цепочек, каждая из которых содержит последовательно соединенные приемник мешающего сигнала 9, формирователь копии помехи 8, второй вход которого соединен со вторым выходом приемника 9, элемент задержки 12, ключ 16. Ко вторым входам ключей 16 присоединены блоки управления 10, первый и второй входы которых соединены с первым и вторым выходами приемника мешающего сигнала 9. Выходы блоков управления 10 всех n цепочек соединены с n входами элемента ИЛИ 15, выход которого соединен с управляющим входом коммутатора 7.

Заявляемое устройство предназначено для подавления структурных (внутрисистемных) помех на входах приемников базовой станции системы связи с кодовым разделением каналов. Система содержит базовую станцию и N абонентских станций, которые могут находиться на разных расстояниях относительно базовой станции. Сигналы ближних абонентов создают мощные структурные помехи приемникам базовой станции, принимающим сигналы от удаленных абонентов.

Абоненты системы используют широкополосные фазоманипулированные сигналы, отличающиеся между собой структурами модулирующих псевдослучайных последовательностей и имеющие одинаковые несущую частоту f₀ и полосу спектра Δf_ш.
Со входа устройства входная смесь поступает на элемент задержки 13, с выхода которого она поступает на первый вход коммутатора 7 через элемент задержки 5 и аттенюатор 6, а на второй его вход через первый перемножитель 2, режекторный фильтр 3, второй перемножитель 4. Опорный сигнал для перемножителей 2 и 4 поступает с выхода сумматора 14, на входы которого через ключи 15 и элементы задержки 12 подаются копии структурных помех, формируемые в формирователе копии помехи 8. Блок 8 синхронизируется командой синхронизации, поступающей с первого выхода приемника мешающего сигнала, за счет чего обеспечивается синхронность копий помех с помехами во входной смеси в блоках 2 и 4.

С выхода сумматора 14 смесь копий помех подается на опорный вход перемножителя 2 непосредственно, а на опорный вход перемножителя 4 через элемент задержки 11.

Режекция структурных помех осуществляется следующим образом.

При перемножении входной смеси с копией суммарной помехи в перемножителе 2 широкоплосные структурные помехи сворачиваются в узкополосные помехи, которые режектируются в фильтре 3. В то же время на полезный сигнал в перемножителе 2 накладывается дополнительная манипуляция суммарной структурной помехой, которая затем снимается в перемножителе 4 за счет перемножения с той же помехой.

Таким образом, полезный сигнал проходит через блоки 2, 3, 4 практически без искажений (за исключением режекции малой части его спектра режекторным фильтром 3), а мощные структурные помехи режектируются.

Команды с выходов блоков управления 10 подаются на входы элемента ИЛИ 15. При наличии "1" на выходе хотя бы одного из блоков управления 10 на выходе элемента ИЛИ 15 формируется также "1", которая подается на управляющий вход коммутатора 7. В этом случае входная смесь на вход приемника полезного сигнала поступает после режекции из нее структурных помех.

Подключение структурных помех к сумматору 14 происходит через ключи 16, которые открываются по командам, формируемым блоками управления 10. Блок управления 10 формирует команду "1", открывающую ключ 16 только в том случае, если приемник мешающего сигнала вошел в синхронизатор, а уровень принятого им сигнала превышает допустимые значения.

Формирователь копии помехи 8 может быть выполнен так, как показано на фиг. 4, где обозначено:
41 - генератор несущей и тактовой частот,
42 - формирователь опорной псевдослучайной последовательности,
43 - генератор псевдослучайной последовательности,
44 - сумматор,
45, 46, 48 - перемножители (фазовые манипуляторы),
47 - фазовращатель на 90^o.

Устройство, представленное на фиг. 4, представляет собой типовой формирователь четырехфазного сигнала с использованием синхропоследовательности, формируемой блоками 41, 42, 45, и информационной псевдослучайной последовательности, формируемой блоками 41, 43, 46, которые суммируются в блоке 44. Несущая частота, формируемая в блоке 41, подается на блок 46 через фазовый манипулятор 48, где она манипулируется информационным сигналом, а на блок 45 через фазовращатель 47.

Фазирование (установка начальной фазы модулирующих псевдослучайных последовательностей) осуществляется сигналом синхронизации, поступающим на блоки 42 и 43 с первого выхода приемника мешающего сигнала 9. Информационный сигнал поступает на фазовый манипулятор 48 со второго выхода приемника мешающего сигнала 9. Таким образом, опорный сигнал, формируемый формирователем 8, полностью повторяет мешающий сигнал от абонента данной системы на входе приемника полезного сигнала 1, что обеспечивает эффективную режекцию блоками 2, 3, 4.

Структурная схема приемника мешающего сигнала 9 представлена на фиг. 5, где обозначено:
51 - устройство синхронизации,
52, 53 - перемножители (фазовые манипуляторы),
54 - формирователь опорной псевдослучайной последовательности (аналогичный блоку 42),
55 - генератор опорной псевдослучайной последовательности (аналогичный блоку 43),
56, 57 - полосовые фильтры,
58 - фазовый детектор.

Устройство синхронизации 51 используется не только для фазирования блоков 54 и 55, но и для фазирования блоков 42 и 43 формирователя копии помехи 8. Для этого сигнал с приемника 9 подается на второй вход формирователя 8. Одновременно он подается на первый вход блока управления 10.

Сигнал с выхода полосового фильтра 56 одновременно подается на вход блока 58 и с третьего выхода приемника 9 на вход блока управления 10.

Вариант выполнения блока управления 10 представлен на фиг. 6, где обозначено:
61 - усилитель,
62 - амплитудный детектор,
63 - блок сравнения с порогом,
64 - элемент И,
65 - элемент задержки.

Напряжение с выхода полосового фильтра 56 приемника 9 усиливается в усилителе 61, детектируется в блоке 62 и сравнивается с фиксированным порогом в блоке 63. Команда о превышении порога ("1") и команда синхронизации ("1") поступают на элемент И 64, который формирует команду "Включение канала режекции" ("1") при наличии "1" на обоих его входах. Блок 65 является регулируемым и обеспечивает одновременность прихода команд на вход блока 64. Элементы задержки 5, 11, 12, 13 также являются регулируемыми и обеспечивают необходимое выравнивание сигналов во времени.

Элементы задержки 11, 12, 13 обеспечивают синхронность широкополосных структурных помех с опорным сигналом, представляющим собой сумму копий мощных структурных помех, уровень которых превышает допустимое для данной системы значение. Величины задержки блока 5 и коэффициента передачи блока 6 выбираются равными величине коэффициента передачи и задержке полезного сигнала в перемножителях 2, 4 и фильтре 3.

В прототипе действие мощной структурной помехи приводит к отпиранию всех частотных каналов, при этом структурные помехи компенсируются в вычитателе, а на вход приемника проходит полезный сигнал и паразитная составляющая оценки структурной помехи, появление которой обусловлено режекцией части спектра структурной помехи режекторным фильтром. Эта паразитная составляющая коррелирована с полезным широколосным сигналом и при дальнейшей обработке не отделяется от него. Аналогичная ситуация имеет место и при воздействии нескольких помех.

Коэффициент подавления паразитной составляющей оценки структурных помех для прототипа определяется соотношением

где ΔF_рф - полоса режекции режекторного фильтра, которая в прототипе определяется информационной полосой полезного сигнала (ΔF_инф), Б - база широкополосного сигнала.

В заявляемом устройстве осуществляется режекция не полезного сигнала, а структурных помех, при этом при режекции в качестве опорного используется сумма копий структурных помех.

При формировании копии каждой структурной помехи учитывается не только структура модулирующей псевдослучайной последовательности, но и структура информационной последовательности.

Последнее обстоятельство позволяет значительно уменьшить полосу режекции режекторного фильтра, которая в данном случае не зависит от ΔF_инф.
Определим потерю мощности полезного сигнала за счет режекции части его мощности в режекторном фильтре.

Так как ΔF_рф≪ ΔF_инф, ΔF_рф≪ Δf_ш , коэффициент потери мощности полезного сигнала определяется соотношением

Б - база полезного широкополосного сигнала.

В то же время коэффициент подавления структурной помехи определяется аппаратурными возможностями режекторного фильтра и может составлять 70 - 80 дБ, что значительно больше, чем в прототипе.

Устройство относится к области радиотехники и может быть использовано в системах связи с широкополосными сигналами. Технический результат - повышение помехозащищенности за счет подавления структурных (внутрисистемных) помех на входе приемников, входящих в состав базовой станции системы связи с кодовым разделением каналов. Сущность изобретения заключается в том, что в устройстве происходит режекция не полезного сигнала, а структурных помех. При режекции в качестве опорного сигнала используется сумма копий структурных помех. При формировании копии каждой структурной помехи учитывается не только структура модулирующей информационной последовательности, но и структура информационной последовательности. Это позволяет значительно уменьшить полосу режекции режекторного фильтра, которая не зависит от ΔF_инф. 6 ил.

Устройство подавления структурных помех для приемников широкополосных сигналов, содержащее приемник полезного широкополосного сигнала, последовательно соединенные первый элемент задержки и аттенюатор, последовательно соединенные первый перемножитель, первый вход которого объединен со входом первого элемента задержки, режекторный фильтр, второй перемножитель, второй вход которого соединен с выходом второго элемента задержки, отличающееся тем, что введены четвертый элемент задержки, коммутатор, элемент ИЛИ, сумматор, n цепочек, каждая из которых содержит последовательно соединенные приемник мешающего сигнала, формирователь копии помехи, второй вход которого соединен со вторым выходом приемника мешающего сигнала, третий элемент задержки, ключ, второй вход которого соединен с выходом блока управления, первый и второй входы которого соединены с первым и вторым выходами приемника мешающего сигнала, выходы ключей всех n цепочек соединены со входами сумматора, выход которого соединен со вторым входом первого перемножителя и через второй элемент задержки со вторым входом второго перемножителя, выходы блоков управления всех n цепочек соединены со входами элемента ИЛИ, выход которого соединен с управляющим входом коммутатора, первый вход которого соединен с выходом аттенюатора, второй - с выходом второго перемножителя, выход коммутатора соединен со входом приемника полезного широкополосного сигнала, вход четвертого элемента задержки является входом устройства, а его выход соединен со входом первого перемножителя.