УСТРОЙСТВО ПОДАВЛЕНИЯ УЗКОПОЛОСНЫХ ПОМЕХ ДЛЯ ПРИЕМНИКОВ ШИРОКОПОЛОСНЫХ СИГНАЛОВ Российский патент 2003 года по МПК H04B1/10 

Предлагаемое изобретение относится к области радиотехники и может найти применение в системах связи с широкополосными сигналами.

Известны устройства подавления узкополосных помех для приемников широкополосных сигналов, описанные в статье Бокка О.Ф. "Оптимальные характеристики фильтров БЗ от сосредоточенных по спектру помех" (сборники "Техника средств связи", серия "Техника радиосвязи", вып.4, 1967 г., стр.81), описанные в а.с. СССР 1358078 и в патенте РФ 2034403, недостатком которых является низкая помехоустойчивость к узкополосным помехам.

Наиболее близким по технической сущности к предлагаемому устройству является устройство по а.с. СССР 1688416, Н 04 В 1/10, принятое за прототип.

Структурная схема прототипа представлена на фиг.1, где обозначено:
1, 3, 15 - первый, второй и третий перемножители;
2 - генератор копии сигнала;
4 - режекторный фильтр;
5 - выходной фильтр;
6 - первый аттенюатор;
7 - вычитатель;
8, 9 - первый и второй элементы задержки;
10₁÷10_N - полосовой фильтр;
11₁÷11_N - ключ;
12₁÷12_N - второй аттенюатор;
13₁÷13_N - третий элемент задержки;
14₁÷14_N - обнаружитель узкополосной помехи;
16 - четвертый элемент задержки;
17 - блок режекции сигнала;
18 - коррелятор.

Устройство-прототип содержит последовательно соединенные первый перемножитель 1, первый вход которого является входом устройства, режекторный фильтр 4, второй перемножитель 3, выход которого соединен с N каналами, каждый из которых содержит последовательно соединенные полосовой фильтр 10₁, ключ 11₁, управляющий вход которого через обнаружитель узкополосной помехи 14₁ соединен с тем же выходом полосового фильтра 10, второй аттенюатор 12₁ и третий элемент задержки 13₁.

Выходы N третьих элементов задержки 13₁÷13_N соединены со входами вычитателя 7₁, (N+1)-й вход которого через последовательно соединенные второй элемент задержки 9 и первый аттенюатор 6 соединен со входом устройства. Выход вычитателя 7 через третий перемножитель 15 и выходной фильтр 5 соединен с выходом устройства. Выход генератора копии сигнала 2 соединен со вторым входом первого перемножителя 1 и через первый элемент задержки 8 - со вторым входом второго перемножителя 3 и через четвертый элемент задержки 16 - со вторым входом третьего перемножителя 15.

Устройство-прототип работает следующим образом.

Входной широкополосный сигнал и узкополосная помеха поступают на блок 1, где перемножаются с опорной псевдослучайной последовательностью, сформированной в блоке 2, синхронной с входным широкополосным сигналом. За счет этого входной широкополосный сигнал в блоке 1 сворачивается в узкополосный сигнал, который режектируется блоком 4, а узкополосная помеха "размазывается" в широкополосную помеху, которая через блок 4 (вырезает из нее часть спектра полосой ΔF, где ΔF - полоса спектра свернутого полезного сигнала) поступает на блок 3, где перемножается с тем же опорным сигналом, поступающим от блока 2 через блок 8. В блоке 3 широкополосная помеха сворачивается в узкополосную помеху, которая подается на N каналы. В каждом канале узкополосная помеха фильтруется в блоке 10₁ в полосе частот (Δf - полоса спектра широкополосного сигнала), после чего подается на ключ 11₁, который открывается только в том случае, если в блоке 14₁ принято решение об обнаружении помехи в данном частотном канале.

Помеха, прошедшая через блоки 11₁, 12₁ и 13₁, поступает на один из входов вычитателя 7, где компенсирует помеху, поступающую на другой вход блока 7 со входа устройства через блоки 6 и 9. Так как по одному входу блока 7 поступает широкополосный сигнал и узкополосная помеха, а по другому - только узкополосная помеха, то помехи компенсируются, а широкополосный сигнал с выхода блока 7 поступает на вход блока 15, где перемножается с опорным сигналом, поступающим от блока 2 через блок 16, свернутый широкополосный сигнал через блок 5 поступает на выход устройства.

Блоки 1, 2, 3, 4 и 8 объединены в блок 17 - блок режекции сигнала.

Блоки 5, 15 и 16 объединены в блок 18 - коррелятор.

Недостатком прототипа является низкая помехоустойчивость к узкополосным помехам.

Для устранения указанного недостатка в устройство, содержащее вычитатель, элемент задержки, вход которого соединен с входом устройства, блок режекции сигнала, вход которого является входом устройства, а выход соединен с первой группой N частотных каналов, каждый из которых содержит первый полосовой фильтр, первый обнаружитель узкополосных помех и первый ключ, введены в каждый из N каналов первой группы частотных каналов последовательно соединенные первый фазовращатель и блок с регулируемым коэффициентом передачи, выходом присоединенный к сигнальному входу первого ключа и первому входу перемножителя, выход которого через интегратор соединен с управляющим входом блока с регулируемым коэффициентом передачи, а управляющий вход первого обнаружителя узкополосных помех, первый вход которого присоединен к выходу первого полосового фильтра, а также к входу первого фазовращаталя и к первому входу второго обнаружителя помех. Введена вторая группа из N частотных каналов, при этом в каждый канал введены последовательно соединенные второй полосовой фильтр, вычитатель, второй ключ, второй фазовращатель, причем вход второго полосового фильтра соединен с выходом элемента задержки, а выход присоединен к соответствующему входу схемы выбора минимального напряжения из N продетектированных напряжений, выходом присоединенный к входу формирователя порога. Второй вход каждого из N вычитателей, входящих в состав второй группы частотных каналов, соединен с выходом первого ключа, входящего в состав соответствующего канала первой группы частотных каналов, а выход каждого из N вычитателей соединен с входом перемножителя, входящего в состав соответствующего канала первой группы частотных каналов, управляющий выход каждого ключа соединен с выходом второго обнаружителя помех, входящего в состав соответствующего канала первой группы частотных каналов. Кроме того, выход схемы выбора минимального напряжения из N продетектированных напряжений соединен с вторыми входами первых обнаружителей узкополосных помех всех N каналов первой группы частотных каналов, а выход формирователя порога соединен с вторыми входами вторых обнаружителей узкополосных помех всех N каналов первой группы частотных каналов, причем выход второго фазовращателя, входящего в состав второй группы частотных каналов, присоединен каждый к соответствующему из N входов сумматора, выход которого является входом устройства узкополосных помех всех N каналов первой группы частотных каналов, причем выход второго фаэовращателя присоединен к соответствующему N входу сумматора, выход которого является выходом устройства.

Структурная схема предлагаемого устройства приведена на фиг.2, где обозначено:
1 - блок режекции сигнала;
2₁÷2_N - первый полосовой фильтр;
3₁÷3_N - первый фаэовращатель;
4₁÷4_N - блок с регулируемым коэффициентом передачи;
5₁÷5_N - первый ключ;
6₁÷6_N - первый обнаружитель узкополосных помех;
7₁÷7_N - второй обнаружитель помех;
8₁÷8_N - перемножитель;
9₁÷9_N - интегратор;
10₁÷10_N - второй полосовой фильтр;
11₁÷11_N - вычитатель;
12₁÷12_N -второй ключ;
13₁÷13_N - второй фазовращатель;
14 - сумматор;
15 - первый формирователь порога;
16 - второй формирователь порога;
17 - элемент задержки.

Предлагаемое устройство содержит элемент задержки 17, вход которого соединен со входом устройства и входом блока режекции сигнала 1, а выход элемента задержки 17 соединен со второй группой N частотных каналов, каждый из которых содержит последовательно соединенные второй фильтр 10₁, вычитатель 11₁, второй ключ 12₁, второй фазовращатель 13₁. Выходы фазовращателей 13₁÷13_N частотных каналов соединены с N входами сумматора 14, выход которого является выходом устройства. Выход второго полосового фильтра 10₁ соединен с соответствующим входом схемы выбора минимального напряжения из N продетектированных напряжений 15, выход которой соединен с входом формирователя порога 16.

Вход устройства соединен также с входом блока режекции сигнала 1, выход которого соединен с объединенными входами частотных каналов первой группы, каждый из которых содержит последовательно соединенные первый фильтр 2₁, первый фазовращатель 3₁, блок с регулируемым коэффициентом передачи 4₁, первый ключ 5₁; выход первого фильтра 2₁ соединен также с первыми входами первого 6₁ и второго 7₁ обнаружителей помех, при этом вторые входы первого обнаружителя помех 6₁ соединены с выходом схемы выбора минимального напряжения из N продетектированных напряжений 15, а вторые входы второго обнаружителя помех 7₁ соединены с выходом формирователи порога 16. Выход блока с регулируемым коэффициентом передачи 4₁ соединен с первым входом перемножителя 8₁, выход которого через интегратор 9₁ соединен с другим входом блока с регулируемым коэффициентом передачи 4₁. Второй вход перемножителя 8₁ соединен с выходом вычитателя 11₁ второй группы N частотных каналов, второй вход которого соединен с выходом первого ключа 5 соответствующего N частотного канала первой группы каналов. Кроме того, выход второго обнаружителя помех 7₁ первой группы N частотных каналов соединен с управляющим входом второго ключа 12₁ второй группы N частотных каналов.

Предлагаемое устройство работает следующим образом.

Входная смесь, содержащая полезный широкополосный сигнал и узкополосные помехи, поступает одновременно на две группы частотных каналов. На вторую группу частотных каналов она подается через блок 17, а на первую - через блок 1. В блоке 1 из входной смеси режектируется полезный широкополосный сигнал, в результате чего на выходе блока 1 выделяются узкополосные помехи, которые подаются в N частотных каналов первой группы.

В каждом частотном канале первой группы каналов осуществляется фильтрация узкополосной помехи блоком 2₁ с полосой пропускания, равной
где Δf - полоса спектра полезного широкополосного сигнала.

С выхода блока 2₁ узкополосная помеха через блоки 3₁ и 4₁ подается на блок 5₁, который открывается в том случае, если блоком 6₁ принимается решение об обнаружении помехи малого уровня в данном канале. Блок 6₁ формирует команду об обнаружении помехи путем сравнения продетектированного напряжения блока 2₁ с низким порогом, формируемым блоком 15. Узкополосная помеха с выхода блока 5 подается на другой вход блока 11₁ соответствующего канала второй группы N частотных каналов, где она компенсирует узкополосную помеху во входной смеси.

Вторая группа частотных каналов также содержит N каналов, при этом разбиение полосы частот Δf по каналам полностью аналогично разбиению полосы частот в первой группе частотных каналов.

В каждом частотном канале второй группы происходит фильтрация входной смеси в полосе ΔF в блоке 10₁, компенсация узкополосной помехи в блоке 11₁ в случае обнаружения помехи малого уровня в соответствующем частотном канале первой группы, запирание канала блоком 12₁ в случае обнаружения помехи большого уровня блоком 7₁ соответствующего частотного канала первой группы. Напряжения частотных каналов второй группы суммируются в блоке 14, при этом происходит их фазирование с помощью блоков 13₁÷13_N. Напряжение с выхода блока 14 подается на выход устройства.

С выхода блока 11₁ частотного канала второй группы каналов напряжение подается на второй вход блока 8₁ соответствующего частотного канала первой группы каналов, где перемножается с напряжением помехи, поступающим с выхода блока 4₁. Результат перемножения через блок 9₁ подается на второй вход блока 4₁. Блоки 8₁ и 9₁ формируют напряжение, уровень которого пропорционален степени корреляции напряжения на входе и выходе блока 11₁. Эти напряжения регулируют коэффициент передачи блока 4₁ таким образом, чтобы обеспечить эффективную компенсацию узкополосных помех на выходе блока 11₁.

Блок 7₁ формирует команду на запирание блока 12₁ при обнаружении в канале помехи большого уровня. Формирование команды происходит путем сравнения продетектированного напряжения блока 2₁ с высоким порогом, сформированным в блоке 16.

Формирование низкого порога в блоке 15 происходит путем сравнения продетектированных напряжений блоков 10₁÷10_N, выбора минимального из них и усиления его в К₁ раз, где K₁ выбирается исходя из эаданной вероятности ложного обнаружения помехи в блоке 6₁.

Блоки 6₁ и 7₁ состоят из амплитудного детектора и схемы сравнения с порогом.

Схема выбора минимального напряжения из N продетектированных напряжений блока 15 может быть выполнена так, как показано на фиг.3. Для приведенного на фиг.3 устройства для выходного напряжения U_вых справедливо следующее очевидное соотношение:
U_вых=U_min+U_эб+U_эб=U_min,
где U_min - минимальное напряжение из трех напряжений
(U₁, U₂ и U₃);
U_эб - напряжение между эмиттером и базой транзистора.

Формирование высокого порога в блоке 16 осуществляется путем усиления низкого порога, сформированного в блоке 15 в К₂, где К₂=К_ком (К_ком - коэффициент, определяющий степень компенсации узкополосной помехи в блоке 11₁).

Величина задержки блока 17 и значение фазы блоков 13₁÷13_N подбираются при регулировке таким образом, чтобы обеспечивалась максимальная компенсация узкополосных помех в блоках 11₁÷11_N.

В устройстве-прототипе степень компенсации узкополосных помех уменьшается при увеличении базы и полосы спектра широкополосного сигнала из-за аппаратурных сложностей, возникающих при выравнивании компенсируемых узкополосных помех по амплитуде и фазе в широкой полосе частот.

В предлагаемом устройстве осуществляется разбиение полосы широкополосного сигнала на N парциальных частот, при этом компенсация узкополосных помех выполняется отдельно в каждой узкой полосе частот, равной Δf/N, что приводит к повышению степени компенсации помех.

Повышение помехоустойчивости достигается не только за счет повышения степени компенсации помех, но и за счет увеличения вероятности правильного обнаружения помех.

В прототипе обнаружение помех происходит путем сравнения продетектированного напряжения помех на выходе фильтра с фиксированным порогом.

В предлагаемом устройстве формирование низкого порога осуществляется на основе выбора минимального напряжения в частотных каналах, находящихся в тракте прохождения входной смеси.

Эта операция фактически является процедурой измерения уровня полезного широкополосного сигнала и формирования низкого и высокого порогов с использованием измеренного уровня. То есть в предлагаемом устройстве используются пороги, отслеживающие уровень полезного сигнала, что исключает возможность принятия ложного решения об обнаружении помехи при изменении уровня полезного сигнала и связанную в ней возможность потери мощности сигнала за счет ошибочного запирания каналов.

Изобретение относится к области радиотехники. В изобретении осуществляется разбиение полосы широкополосного сигнала на N парциальных частотных полос, при этом компенсация узкополосных помех малого уровня осуществляется отдельно в каждом частотном канале, которые запираются при обнаружении в них помех большого уровня, что обеспечивает повышение степени подавления узкополосных помех при больших базах и высоких тактовых частотах широкополосного сигнала. 3 ил.

Устройство подавления узкополосных помех для приемников широкополосных сигналов, содержащее вычитатель, элемент задержки, вход которого является входом устройства, блок режекции сигнала, вход которого является входом устройства, а выход соединен с первой группой N частотных каналов, каждый из которых содержит первый полосовой фильтр, первый обнаружитель узкополосных помех и первый ключ, отличающееся тем, что в каждый из N каналов первой группы частотных каналов введены последовательно соединенные первый фазовращатель и блок с регулируемым коэффициентом передачи, выходом присоединенный к сигнальному входу первого ключа и первому входу перемножителя, выход которого через интегратор соединен с управляющим входом блока с регулируемым коэффициентом передачи, а управляющий вход первого ключа соединен с выходом первого обнаружителя узкополосных помех, первый вход которого присоединен к выходу первого полосового фильтра, а также к входу первого фазовращателя и к первому входу второго обнаружителя помех, введена вторая группа из N частотных каналов, при этом в каждый канал введены последовательно соединенные второй полосовой фильтр, вычитатель, второй ключ, второй фазовращатель, причем вход второго полосового фильтра соединен с выходом элемента задержки, а выход присоединен к соответствующему N-му входу схемы выбора минимального напряжения из N продетектированных напряжений, выходом присоединенной к входу формирователя порога, второй вход каждого из N вычитателей, входящих в состав второй группы частотных каналов, соединен с выходом первого ключа, входящего в состав соответствующего канала первой группы частотных каналов, а выход каждого из N вычитателей соединен с входом перемножителя, входящего в состав соответствующего канала первой группы частотных каналов, управляющий вход каждого второго ключа соединен с выходом второго обнаружителя помех, входящего в состав соответствующего канала первой группы частотных каналов, кроме того, выход схемы выбора минимального напряжения из N продетекрированных напряжений соединен с вторыми входами первых обнаружителей узкополосных помех всех N каналов первой группы частотных каналов, а выход формирователя порога соединен с вторыми входами вторых обнаружителей узкополосных помех всех N каналов первой группы частотных каналов, причем выход второго фазовращателя, входящего в состав второй группы частотных каналов, присоединен каждый к соответствующему одному из N входов сумматора, выход которого является выходом устройства.