ИЗМЕРИТЕЛЬ ДЛИТЕЛЬНОСТИ ИСКРОВЫХ РАЗРЯДОВ В СВЕЧАХ ЗАЖИГАНИЯ Российский патент 2003 года по МПК G01R29/02 

Изобретение относится к электроизмерительной технике, в частности к устройствам для измерения параметров искровых разрядов в свечах зажигания, и может быть использовано для измерения длительности искровой стадии разряда в полупроводниковых свечах емкостных систем зажигания газотурбинных двигателей.

Известен измеритель времени ИВ-3 (описанный в следующем источнике: Измеритель времени ИВ-3 8 г 2.746.0l8 РЭ УАКБ "Молния" Руководство по эксплуатации), который используется для контроля эффективности систем зажигания газотурбинных двигателей. Измеритель ИВ-3 является стрелочным прибором и предназначен для регистрации длительности подготовительной стадии разряда в полупроводниковых свечах зажигания.

Недостаток измерителя заключается в том, что он является инерционным, как всякие стрелочные приборы, и не позволяет фиксировать с высокой точностью длительность подготовительной стадии каждого разряда в серии разрядов при высокой частоте их следования.

Известен измеритель длительности импульсов переменного тока (А.С. СССР 561152, кл. G 01 R 29/02, опубл. 10.08.77.), содержащий генератор счетных импульсов, счетчик импульсов, приемные катушки, фильтр, усилитель, схемы фиксации начала первой полуволны переменного сигнала заполнения и момента достижения амплитудного значения первой полуволны среза импульса, электронный ключ, датчики начала и конца импульса, однако данное устройство по своим функциональным возможностям неприменимо для измерения длительности искровой стадии разряда в полупроводниковых свечах.

Известно устройство для измерения длительности искры (А.С. СССР 1442939, кл. G 01 R 29/02, опубл. 07.12.88.), содержащее датчик тока, выпрямитель, усилитель, дискриминатор уровня, два одновибратора, два элемента ИЛИ, два инвертора и блок счета, однако данное устройство обладает недостаточной точностью измерения.

Наиболее близким по технической сущности и достигаемому результату к заявляемому является устройство для измерения длительности искры (А.С. СССР 1679416, кл. G 01 R 29/02, опубл. 23.09.91.), содержащее датчик тока, двухпороговый дискриминатор уровня, пиковый детектор, дискриминатор уровня, одновибратор, элемент И, блок счета, причем выход датчика тока соединен с входом двухпорогового дискриминатора уровня, выход которого соединен с входом пикового детектора, выход последнего соединен с входом дискриминатора уровня и с входом одновибратора, выход дискриминатора уровня соединен с первым входом элемента И, второй вход элемента И соединен с выходом одновибратора, выход элемента И соединен с входом блока счета.

Недостаток данного устройства заключается в том, что оно обладает невысокой точностью измерения и не позволяет измерять длительность каждого искрового разряда в серии разрядов, следующих друг за другом с определенной частотой.

Задачей изобретения является создание устройства, позволяющего измерять с высокой точностью в цифровой форме длительность искровой стадии каждого разрядного импульса в серии разрядов в полупроводниковых свечах емкостных систем зажигания за счет использования датчика падения напряжения в свече - высоковольтного делителя напряжения, а также за счет применения цифрового метода формирования задержки.

Поставленная задача решается тем, что в измеритель длительности искры, содержащий первый логический элемент И, первый дискриминатор, в отличие от прототипа введены дополнительно высоковольтный делитель напряжения, второй и третий дискриминаторы, ограничитель амплитуды сигнала, триггер, первый и второй выделители фронтов, генератор тактовых импульсов (ГТИ), логический элемент ИЛИ, второй логический элемент И, счетчик задержки, основной счетчик, цифровое арифметическое устройство, блок памяти, блок управления памятью, дешифратор, блок цифровой индикации, при этом выход высоковольтного делителя напряжения соединен с входом ограничителя амплитуды сигнала, выход последнего соединен с входами трех дискриминаторов, выход первого дискриминатора соединен с входом первого выделителя фронтов, выход последнего соединен с первым входом элемента ИЛИ, выход второго дискриминатора соединен с входом второго выделителя фронтов, выход последнего соединен со вторым входом элемента ИЛИ, выход последнего подключен к обнуляющему входу счетчика задержки, первый выход последнего соединен с входом цифрового арифметического устройства, выход третьего дискриминатора соединен с информационным входом триггера, с первым входом первого элемента И, ко второму входу последнего подключен ГТИ, к третьему - второй выход счетчика задержки, ко второму выходу последнего подключен также обнуляющий вход триггера, к выходу последнего подключен первый вход второго элемента И, ко второму входу последнего подключен выход ГТИ, выход второго элемента И подключен к счетному входу счетчика задержки, к выходу первого элемента И подключен счетный вход основного счетчика, к выходу последнего подключен один из информационных входов цифрового арифметического устройства, выход последнего соединен с информационным входом блока памяти, выход последнего соединен с входом дешифратора, выход последнего соединен с блоком цифровой индикации, к входу разрешения записи блока памяти подключен блок управления памятью.

Повышение точности измерения обеспечивается за счет того, что в сигнале, снимаемом с датчика падения напряжения в свече - высоковольтного делителя напряжения, крутизна фронтов и спадов сигнала во время искровой стадии и при переходе подготовительной стадии разряда в искровую несравнимо больше, чем в сигнале разрядного тока (форма сигналов разрядного тока и падения напряжения в свече во время искрового разряда в полупроводниковой свече приведена в А. С. СССР 1804211, кл. G 01 R 31/30, зарег. 09.10.92), а также за счет использования цифрового метода формирования задержки.

На фиг.1 изображена структурная схема заявляемого устройства.

На фиг.2 изображены временные диаграммы работы заявляемого устройства.

Устройство содержит высоковольтный делитель напряжения 1, ограничитель амплитуды сигнала 2, первый, второй и третий дискриминаторы 3, 4, 5, триггер 6, первый и второй выделители фронтов 7, 8, генератор тактовых импульсов (ГТИ) 9, логический элемент ИЛИ 10, первый и второй логические элементы И 11, 12, счетчик задержки 13, основной счетчик 14, цифровое арифметическое устройство 15, блок памяти 16, блок управления памятью 17, дешифратор 18, блок цифровой индикации 19, при этом выход высоковольтного делителя напряжения 1 соединен с входом ограничителя амплитуды сигнала 2, выход последнего соединен с входами первого, второго и третьего дискриминаторов 3, 4 и 5, выход первого дискриминатора 3 соединен с входом первого выделителя фронтов 7, выход последнего соединен с первым входом элемента ИЛИ 10, выход второго дискриминатора 4 соединен с входом второго выделителя фронтов 8, выход последнего соединен со вторым входом элемента ИЛИ 10, выход последнего подключен к обнуляющему входу счетчика задержки 13, первый выход последнего соединен с одним из информационных входов цифрового арифметического устройства 15, выход третьего дискриминатора 5 соединен с информационным входом триггера 6, с первым входом первого элемента И 11, ко второму входу последнего подключен ГТИ 9, к третьему - второй выход счетчика задержки 13, ко второму выходу последнего подключены также разрешающий вход цифрового арифметического устройства и обнуляющий вход триггера 6, к выходу последнего подключен первой вход второго элемента И 12, ко второму входу последнего подключен выход ГТИ 9, выход второго элемента И 12 подключен к счетному входу счетчика задержки 13, к выходу первого элемента И 11 подключен счетный вход основного счетчика 14, к выходу последнего подключен один из информационных входов цифрового арифметического устройства 15, выход последнего соединен с информационным входом блока памяти 16, выход последнего соединен с входом дешифратора 19, выход последнего соединен с блоком цифровой индикации 18, к входу разрешения записи блока памяти 16 подключен блок управления памятью 17.

Сигнал, пропорциональный падению напряжения в свече, поступающий с высоковольтного делителя напряжения 1 (фиг.2,а), ограничивается по амплитуде и поступает на входы первого, второго и третьего дискриминаторов 3, 4, и 5. Третий дискриминатор 5 фиксирует момент перехода подготовительной стадии разряда в искровую, его пороговый уровень дискриминации U_nop1 устанавливается ниже уровня, соответствующего напряжению в свече во время подготовительной стадии разряда (на фиг.2,а обозначено t_nc), но выше амплитудного значения во время искровой стадии разряда U_m (искровая стадия разряда обозначена на фиг. 2, а t_и). Первый и второй дискриминаторы 3 и 4 фиксируют соответственно положительные и отрицательные полуволны напряжения в свече во время разряда. Выходные сигналы первого и второго дискриминаторов 3 и 4 приведены на фиг.2, в, г. Выходной сигнал третьего дискриминатора 5 приведен на фиг.2,б. Сигнал логической "1", поступающий с третьего дискриминатора 5, разрешает через первый логический элемент И 11 поступление тактовых импульсов с ГТИ 9 на счетный вход основного счетчика 14. Счетчик задержки 13 введен для точной фиксации момента окончания искровой стадии разряда. Он сбрасывается фронтом каждой полуволны сигнала падения напряжения на свече (фиг.2,а): сигналы с выходов первого и второго дискриминаторов 3 и 4, пройдя через первый и второй выделители фронтов 7 и 8 и логический элемент ИЛИ 10, поступают на обнуляющий вход счетчика. В момент окончания искровой стадии на указанный вход счетчика перестают поступать сигналы сброса и счетчик отсчитает установленную задержку, которая должна быть заведомо больше длительности полупериода разряда. Сигнал окончания задержки с выхода счетчика 13 через первый логический элемент И 11 останавливает счет в основном счетчике 14. Логический сигнал на счетном входе основного счетчика 14 приведен на фиг.2,е. Триггер 6 обеспечивает блокировку работы счетчика задержки 13, а через него и арифметического устройства 15, во время промежутков между разрядами. Он устанавливается фронтом сигнала с третьего дискриминатора 5 (в момент перехода подготовительной стадии разряда в искровую) и сбрасывается сигналом конца задержки со счетчика задержки 13. Логический сигнал с выхода триггера 6 приведен на фиг.2,д. Сигнал логической "1" с выхода триггера 6 разрешает через второй логический элемент И 12 поступление тактовых импульсов с ГТИ 9 на счетный вход счетчика задержки 13. Цифровое арифметическое устройство 15 вычисляет разность цифровых кодов с основного счетчика 14 и счетчика задержки 13. В качестве цифрового арифметического устройства могут быть использованы микросхемы сумматоров. Сигнал разрешения его работы поступает со счетчика задержки в момент окончания задержки.

Так как частота следования разрядных импульсов в полупроводниковых свечах может колебаться в пределах 1...50 имп/с, то цифровая индикация результата измерений каждого сигнала делает невозможным восприятие показаний измерителя. Поэтому в измерителе используется блок управления памятью 17, который разрешает запись информации с цифрового арифметического устройства в блок памяти 16 в определенные промежутки времени через 1..3 с, независимо от частоты следования разрядов в свече. Дешифратор 19 декодирует цифровой код результата измерения в код семисегментных индикаторов блока цифровой индикации 18.

Итак, заявляемое изобретение позволяет измерять с высокой точностью длительность искровой стадии каждого разряда в полупроводниковых свечах зажигания при высокой частоте следования разрядных импульсов и таким образом расширяет возможности и качество оценки эффективности систем зажигания.

Изобретение относится к электроизмерительной технике, в частности к устройствам для измерения параметров искровых разрядов в свечах зажигания, и может быть использовано для измерения длительности искровой стадии разряда в полупроводниковых свечах емкостных систем зажигания газотурбинных двигателей. Технический результат - повышение точности измерения. Устройство содержит высоковольтный делитель напряжения, ограничитель амплитуды сигнала, первый, второй и третий дискриминаторы, триггер, первый и второй выделители фронтов, генератор тактовых импульсов (ГТИ), логический элемент ИЛИ, первый и второй логические элементы И, счетчик задержки, основной счетчик, цифровое арифметическое устройство, блок памяти, блок управления памятью, дешифратор, блок цифровой индикации, при этом выход высоковольтного делителя напряжения соединен с входом ограничителя амплитуды сигнала, выход последнего соединен с входами первого, второго и третьего дискриминаторов, выход первого дискриминатора соединен с входом первого выделителя фронтов, выход последнего соединен с первым входом элемента ИЛИ, выход второго дискриминатора соединен с входом второго выделителя фронтов, выход последнего соединен со вторым входом элемента ИЛИ, выход последнего подключен к обнуляющему входу счетчика задержки, первый выход последнего соединен с одним из информационных входов цифрового арифметического устройства, выход третьего дискриминатора соединен с информационным входом триггера, с первым входом первого элемента И, ко второму входу последнего подключен ГТИ, к третьему - второй выход счетчика задержки, ко второму выходу последнего подключены также разрешающий вход цифрового арифметического устройства и обнуляющий вход триггера, к выходу последнего подключен первый вход второго элемента И, ко второму входу последнего подключен выход ГТИ, выход второго элемента И подключен к счетному входу счетчика задержки, к выходу первого элемента И подключен счетный вход основного счетчика, к выходу последнего подключен один из информационных входов цифрового арифметического устройства, выход последнего соединен с информационным входом блока памяти, выход последнего соединен с входом дешифратора, выход последнего соединен с блоком цифровой индикации, к входу разрешения записи блока памяти подключен блок управления памятью. 2 ил.

Измеритель длительности искровых разрядов в свечах зажигания, содержащий первый логический элемент И, первый дискриминатор, отличающийся тем, что дополнительно введены высоковольтный делитель напряжения, второй и третий дискриминаторы, ограничитель амплитуды сигнала, триггер, первый и второй выделители фронтов, генератор тактовых импульсов (ГТИ), логический элемент ИЛИ, второй логический элемент И, счетчик задержки, основной счетчик, цифровое арифметическое устройство, вычисляющее разность цифровых кодов с основного счетчика и счетчика задержки, блок памяти, блок управления памятью, дешифратор, блок цифровой индикации, при этом выход высоковольтного делителя напряжения соединен с входом ограничителя амплитуды сигнала, выход последнего соединен с входами трех дискриминаторов, выход первого дискриминатора соединен с входом первого выделителя фронтов, выход последнего соединен с первым входом элемента ИЛИ, выход второго дискриминатора соединен с входом второго выделителя фронтов, выход последнего соединен со вторым входом элемента ИЛИ, выход последнего подключен к обнуляющему входу счетчика задержки, первый выход последнего соединен с входом цифрового арифметического устройства, выход третьего дискриминатора соединен с информационным входом триггера, с первым входом первого элемента И, ко второму входу последнего подключен ГТИ, к третьему входу первого элемента И - второй выход счетчика задержки, ко второму выходу последнего подключен также обнуляющий вход триггера, к выходу последнего подключен первый вход второго элемента И, ко второму входу последнего подключен выход ГТИ, выход второго элемента И подключен к счетному входу счетчика задержки, к выходу первого элемента И подключен счетный вход основного счетчика, к выходу последнего подключен один из информационных входов цифрового арифметического устройства, выход последнего соединен с информационным входом блока памяти, выход последнего соединен с входом дешифратора, выход последнего соединен с блоком цифровой индикации, к входу разрешения записи блока памяти подключен блок управления памятью.