УСТРОЙСТВО СОПРЯЖЕНИЯ С ОБЪЕКТОМ Российский патент 2005 года по МПК G06F13/00 

Предлагаемое устройство относится к области автоматического измерения и управления, а именно к устройствам связи управляющей ЭВМ с объектом.

Известно устройство сопряжения с объектом УСО (заявка 92012501/09 от 17.12.92, УСТРОЙСТВО АВТОМАТИЧЕСКОГО КОНТРОЛЯ ПАРАМЕТРОВ БЛОКОВ ЭЛЕКТРИЧЕСКОЙ ЦЕНТРАЛИЗАЦИИ, опубл. 27.09.1996), содержащее ЭВМ, ЦАП, электронный коммутатор, усилитель, объект контроля, выходные сигналы которого через устройство согласования, электронный коммутатор, управляемый ЭВМ, через регистр и дешифратор поступают на вход АЦП, выход которого соединен с ЭВМ. Суть работы устройства состоит в том, что в ЭВМ происходит сравнение номинального значения измеряемой величины, ранее записанной в ее памяти с текущей величиной, преобразованной с помощью АЦП в цифровой код, в результате этого формируется информация о том, что "Параметр в норме" или "Параметр вне нормы". При этом в устройстве отображения указываются и значения вышеназванных параметров.

Причинами, препятствующими достижению требуемого технического результата, в этом преобразователе являются большие аппаратные затраты и низкая надежность поддержания параметров устройства в процессе его работы.

Известно устройство сопряжения с объектом УСО (заявка 4738245/24 от 1989.07.31, опубл. 1995.02.09, СЛЕДЯЩИЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ), содержащее генератор импульсов, триггер, элемент ИЛИ-НЕ, дифференциальный операционный усилитель, блок управления реверсом счета, реверсивный счетчик, ЦАП, нуль-орган, два кнопочных переключателя, три ключа, блок диодов, выпрямитель, усилитель-ограничитель, дифференцирующую цепочку, фильтр, два резистора, счетчик временных интервалов, четыре управляющих триггера, три элемента задержки, две группы элементов И-НЕ, три группы элементов ИЛИ-НЕ, десять элементов И-НЕ, шесть элементов ИЛИ-НЕ, инвертор, предохранитель, выключатель, цифроуправляемый резистор, два резистора, дифференциальные усилители разности, знакочувствительный переключатель и семь преобразователей кодов. Устройство обеспечивает как релаксационный, так и непрерывный следящий режим уравновешивания аналоговых сигналов.

Причинами, препятствующими достижению требуемого технического результата, являются то, что устройство обрабатывает один канал, а наращивание числа каналов приведет к низкой надежности системы.

Из известных УСО наиболее близким по технической сущности является устройство (заявка 4924182/24 от 1991.03.04, опубл. 1994.03.30 СИСТЕМА КОНТРОЛЯ ПАРАМЕТРОВ), содержащее блок программ, задающий и опрашивающий коммутаторы, аналого-цифровой преобразователь (АЦП), соединенный с входом опрашивающего коммутатора, блок вычисления, первый информационный вход которого соединен с информационным выходом АЦП, а выход - с блоком вывода результатов контроля, блок стимулирующих сигналов, соединенный с задающим коммутатором, блок резисторов, включенный между задающим и опрашивающим коммутаторами, переключатель, входом соединенный через резистор с источником напряжения, а выходом - с входом АЦП, а также блок индикации отказа, подключенный к выходу блока вычисления. Устройство обеспечивает возможность автоматической проверки целостности линий связи и коммутаторов непосредственно перед проведением проверки объекта контроля.

Признаки прототипа, общие с заявляемым техническим решением, следующие: блок программ (блок управления), опрашивающий коммутатор (коммутатор АЦП), аналого-цифровой преобразователь, блок вычисления, блоки вывода результатов контроля и индикации отказа (ЭВМ), блок стимулирующих сигналов (многоканальный ЦАП), блок резисторов.

Недостатком этого устройства является низкая достоверность контроля в процессе подготовки его к работе и во время работы из-за недостаточной полноты его, а также отсутствие возможности адаптации условий допускового контроля в условиях изменения возмущающих факторов.

Задачей заявляемого изобретения является повышение достоверности контроля и надежности работы УСО, имеющего в своем составе большое количество преобразователей разных типов. Это достигается за счет создания определенной последовательности проведения взаимного контроля преобразователей УСО, увеличения полноты контроля всех типов преобразователей и возможности адаптации условий допускового контроля преобразователей к параметрам внешних возмущающих факторов.

Суть изобретения заключается в том, что путем перекоммутаций соответствующих входов и выходов преобразователей производится взаимное тестирование, и, даже, корректировка некоторых их характеристик.

Технический результат достигается за счет применения в устройстве переключателей, мультиплексоров и демультиплексора, обеспечивающих соответствующие конфигурации для контроля всех типов преобразователей, входящих в состав УСО, и коррекции параметров преобразователей по результатам контроля.

Возможность осуществления изобретения подтверждается тем, что авторами проведено моделирование процессов измерения и уже разработан и опробован макет устройства.

На фиг.1 представлена структурная схема устройства, в состав которого входят:

1 - блок управления БУ,

2 - аналого-цифровой преобразователь АЦП,

3 - блок регистров управления БРУ,

4 - вычислитель В,

5 - первая r-канальная шина входных сигналов, являющаяся входом УСО по каналам функционального аналогового преобразования,

6 - шина “нулевого провода”,

7 - блок резисторов R₁-R_r,

8 - демультиплексор ДМ, который подключает к одному из r-входов функционального аналогового преобразователя выход выбранного канала ЦАП,

9 - m-канальный ЦАП, имеющий m каналов,

10 - интерфейсный узел ИУ, обеспечивающий обмен информацией УСО с блоком внешнего управления, регистрации и визуализации,

11 - многоканальный переключатель M1 входов, обеспечивающий переключение входных или тестовых сигналов на вход функционального аналогового преобразователя,

12 - многоканальный переключатель М2 выходов, обеспечивающий переключение выходов ЦАП,

13 - блок внешнего управления, регистрации и визуализации БВУРИ (ЭВМ),

14 - шина первичного сетевого питания,

15 - первая m-канальная шина выходных сигналов, являющаяся выходом УСО по каналам цифроаналогового преобразования,

16 - k-канальный источник питания МИП (преобразователь напряжения питающей сети во вторичные фиксированные напряжения разных номиналов для соответствующих токов нагрузки),

17 - нормализатор Н, обеспечивающий приведение уровня напряжения сети к диапазону измерения АЦП 2,

18 - функциональный аналоговый преобразователь ФАП,

19 - третья k-канальная шина выходных сигналов, являющаяся выходом УСО по k каналам выходных фиксированных напряжений многоканального источника питания,

20 - второй мультиплексор М3, для подключения одного из выходов ЦАП,

21 - вторая n-канальная шина входных сигналов, являющаяся входом УСО по каналам аналого-цифрового преобразования,

22 - вторая l-канальная шина выходных сигналов, являющаяся выходом УСО по l каналам функционального аналогового преобразования,

23 - первый мультиплексор М4, для подключения входных сигналов АЦП,

Выходы блока БУ 1 подключены ко входам блока БРУ 3, вычислителя В 4, ЦАП 9 и ИУ 10, а выходы БРУ 3 к соответствующим управляющим входам переключателей M1 11 и М2 12, мультиплексоров М3 20 и М4 23, демультиплексора ДМ 8 и ФАП 18. Входы UF₁-UF_r шины 5 соединены с первыми входами переключателя M1 11, ко вторым входам которого подключены выходы демультиплексора ДМ 8 и первые концы резисторов R₁-R_r блока 7, а вторые концы этих резисторов соединены с шиной 6. Выходы переключателя M1 11 подключены к входам преобразователя ФАП 18, l выходов которого соединены с выходной шиной 22 и с первой группой из l входов мультиплексора М4 23. Ко второй группе из m входов мультиплексора М4 23 подключены выходы ЦАП 9 и входы переключателя выходов М2 12. Первая группа выходов переключателя М2 12 соединена c m входами мультиплексора М3 20, а вторая группа выходов подключена к шине 15.

Третья группа из n входов мультиплексора М4 23 подключена к входам U_Al-U_An шины 21, а четвертая группа из k входов - к выходной шине 19 и к соответствующим выходам блока МИП 16. Вход МИП 16 соединен с шиной 14 первичного сетевого питания и входом нормализатора H 17, выход которого подключен к (1+m+n++k+1)-му входу мультиплексора М4 23. Выход мультиплексора М4 23 соединен со входом АЦП 2, выход которого через вычислитель В 4 подключен к входу ИУ 10. Выход ИУ 10 соединен с входом блока БВУРИ 13.

Устройство работает по алгоритму, определяемому БУ 1. Укрупненная блок-схема алгоритма приведена на фиг.2, где приняты следующие обозначения:

1 - начало работы,

2 - измерение параметров сети,

3 - измерение параметров МИП,

4 - Проверка условия:

где и - погрешность каждого i-го канала (i от 1 до k) в составе МИП фактическая и допустимая, соответственно,

5 - тестирование АЦП,

6 - Проверка условия Δ_АЦП<Δ_доп2,

где Δ_АЦП и Δ_доп2 - погрешность каждого i-го канала АЦП, фактическая и допустимая, соответственно,

7 - тестирование ЦАП,

8 - Проверка условия:

где Δ_ЦАПi и Δ_доп3i - погрешность каждого i-гo (i от 1 до m) канала в составе многоканального ЦАП, фактическая и допустимая, соответственно,

9 - тестирование FАП,

10 - Проверка условия:

где и - погрешность каждого i-го канала (i от 1 до l) фактическая и допустимая, соответственно,

11 - проверка наличия признака режимов раб/тестирование (да/нет),

12 - проверка наличия признака обмен/контроль (да/нет),

13 - измерения по n входам канала УСО, съем информации из АЦП и передача ее в БВУРИ,

14 - занесение информации в m каналов ЦАП,

15 - установка соответствующих передаточных функций в блоке FАП,

16 - контроль FАП,

17 - Проверка условия:

18 - измерение параметров сети, включая статистические характеристики отклонений от среднего,

19 - измерение параметров МИП,

20 - Проверка условия:

где и - погрешность каждого i-го канала (i от 1 до k) в составе МИП фактическая и допустимая, соответственно, причем учитывает статистический разброс значений напряжения сети.

21 - контроль АЦП,

22 - Проверка условия: Δ_АЦП<Δ_доп2

23 - контроль ЦАП,

24 - Проверка условия:

25 - проверка наличия признака “Была ли коррекция i-го канала, у которого не выполняется условие по п.24” (да/нет),

26 - проведение коррекции ЦАПов, у которых не выполняется условие по п.24,

27 - передача информации об отказе или отсутствии его в УСО в БВУРИ,

28 - проверка наличия команды “STOP”,

29 - конец.

УСО работает в двух режимах: в рабочем и тестирования.

При включении устройства выполняется режим тестирования в следующей последовательности. Блок управления 1 с помощью АЦП 2 проводит измерение параметров сети и параметров МИП 16 и в вычислителе производит тестирование АЦП 2 и ЦАП 9. Тестирование осуществляется путем создания m колец каналов ЦАП-АЦП. Они проверяются в соответствующих точках передаточных функций каналов. В случае, если по всем каналам условие 6 не выполняется, то в БУ 1 принимается решение о неисправности АЦП. Если условие 6 не выполняется только у некоторых каналов, то по условию 8 принимается решение о неисправности только ЦАП, входящих в эти кольца ЦАП-АЦП.

После этого тестируется ФАП 18 путем перевода переключателя входов M1 11 в положение, обеспечивающее подключение блока резисторов к r входам ФАП.

В общем случае передаточная функция по каждому из каналов ФАП 18 описывается выражением:

где К_ij - коэффициент передачи j-го входного сигнала на i-ый выход;

A_j - аддитивная составляющая i-го выходного сигнала, не зависящая от входных сигналов.

Блок управления 1 через БРУ 3 подключает поочередно через второй мультиплексор М3 20 и демультиплексор 8 к каждому из r входов выход одного из исправных ЦАП. Причем выходы ЦАП переключателем выходов М2 12 подключаются к входам второго мультиплексора М3 20.

Условия правильности функционирования ФАП(10) например, в случае, когда передаточные функции по каналам линейны или кусочно-линейны, можно проверять при ограниченном количестве тестовых сигналов на входе. Например, оценивать реакцию i-го выхода на тестовые сигналы фиксированных амплитуд по j-му входу при условии всех остальных равных нулю (все остальные r-1 входов посажены на “землю”). Так как коэффициент передачи по каналу К_ij нам известен, то условие 10 будет выглядеть так:

U_{вых.расч.i}-U_{вых.факт.i}=Δ_ФАП<Δ_доп.4.

В случае, если по какому либо каналу ФАП условие 10 не выполняется, то БУ 1 принимает решение о неисправности ФАП.

БУ 1 проверяет условие 11. Если поступает признак режима теста, то система начинает тестироваться заново, а если устанавливается признак рабочего режима, то проверяется условие 12.

По этому условию при наличии признака обмена через первый мультиплексор М4 23 проводятся измерения по n входам канала УСО, съем информации из АЦП 2 и передача ее после вычислителя В 4 через интерфейсный узел ИУ 10 в БВУРИ 13. Далее осуществляется занесение информации в m каналов ЦАП 9 из БВУРИ 13 через интерфейсный узел ИУ 10, вычислитель В 4 и блок управления БУ 1. После этого устанавливаются соответствующие передаточные функции в блоке ФАП. Это выполняется путем подачи соответствующих команд из БВУРИ 13 через интерфейсный узел ИУ 10, вычислитель В 4, блок управления БУ 1 и блок регистров управления БРУ 3 на переключатель выходов M1 11.

После этого БУ 1 проверяет условие 11. Если присутствует признак рабочего режима, то БУ 1 проверяет условие 12. Если установлен режим контроля, то вначале осуществляется проверка ФАП путем оценки реакции системы на изменение команд, передаваемых в ФАП через блок управления БУ 1 и блок регистров управления БРУ 3, а затем БУ 1 проверяет условие 17.

При положительных результатах проверки проводится измерение напряжения первичной сети на шине 14. Если параметры питающих напряжений в норме, то осуществляется проверка источников питания. Эта проверка реализуется путем подачи сигналов МИП 16 через нормализатор Н 17 и первый мультиплексор М4 23 на входы АЦП.

БУ 1 проверяет условие 20. Если ВИП исправен, то производится проверка АЦП 2 по условию 22. Проверка осуществляется путем сравнения данных, записанных в ЦАП 9, с данными, полученными в результате измерений АЦП 2, входы которого подключены к выходам ЦАП 9 при помощи первого мультиплексора М4 23. Если АЦП исправен, производится проверка ЦАП по тому же кольцу при помощи первого мультиплексора М4 23. При этом БУ 1 проверяет условие 24. Если условие 24 выполняется, то БУ 1 передает информацию об отсутствии неисправности в БВУРИ 27. Если какой либо из ЦАП неисправен, то БУ 1 проверяет условие 25. Проверка заключается в выяснении наличия признака “Была ли коррекция i-го канала, у которого не выполняется условие по п.24”.

Если коррекции не было, то она проводится, и ЦАП заново проверяется. В случае, если после проверки условия 24 погрешность ЦАП превышает допустимую, то БУ 1 передает информацию об отказе ЦАП УСО в БВУРИ 27. То же самое происходит в случаях: если после проверки 17 ФАП неисправен, если после проверки условия 20 МИЛ неисправен, если после проверки 22 АЦП неисправен. Если после коррекции ЦАП исправен, то БУ 1 передает информацию об отсутствии неисправности в БВУРИ 27. Далее БУ 1 проверяет условие 28 о наличии признака команды STOP. При наличии этого признака БУ останавливает работу системы, а при его отсутствии продолжает работу с проверки условия 11.

Таким образом, предложенная структура устройства, функционирующая по вышеприведенному алгоритму, обеспечивает взаимный контроль всех видов преобразователей УСО, коррекцию характеристик каналов цифроаналогового преобразования и адаптацию условий допускового контроля преобразователей к параметрам внешних возмущающих факторов.

Изобретение относится к области автоматического измерения и управления, а именно к устройствам связи управляющей ЭВМ с объектом. Техническим результатом является повышение достоверности контроля и надежности работы устройства, имеющего в своем составе большое количество преобразователей разных типов. Устройство содержит блок управления, аналого-цифровой преобразователь, блок регистров управления, вычислитель, блок резисторов, демультиплексор, m-канальный ЦАП, интерфейсный узел, многоканальные переключатели, блок внешнего управления, регистрации и визуализации, источник питания, нормализатор, функциональный аналоговый преобразователь, мультиплексоры. 2 ил.

Устройство сопряжения с объектом, содержащее блок управления, выходы которого подключены соответственно к вычислителю, к m-канальному цифроаналоговому преобразователю и через интерфейсный узел к блоку внешнего управления, регистрации и визуализации, первую r-канальную шину входных сигналов, первую m-канальную шину выходных сигналов, блок резисторов, функциональный аналоговый преобразователь, l выходов которого подключены ко второй l-канальной шине выходных сигналов и к первой группе из l входов первого мультиплексора, ко второй группе из n входов которого подключена вторая n-канальная шина входных сигналов, а к третьей группе из его k входов - третья k-канальная шина выходных сигналов, и выходы k-канального источника питания, к входу которого подключена шина первичного сетевого питания, выход первого мультиплексора соединен с входом аналого-цифрового преобразователя, выход которого, через вычислитель подключен к интерфейсному узлу, отличающееся тем, что в него введены нормализатор, многоканальный переключатель выходов, многоканальный переключатель входов, второй мультиплексор, демультиплексор, блок регистров управления, вход которого соединен с выходом блока управления, а выходы подключены к соответствующим управляющим входам первого мультиплексора, многоканального переключателя выходов, второго мультиплексора, функционального аналогового преобразователя, многоканального переключателя входов и демультиплексора, со вторым входом которого соединен второй мультиплексор, входы которого соединены с первой группой из m выходов многоканального переключателя выходов, вторая группа выходов которого подключена к первой шине выходных сигналов, а m его входов соединены с соответствующими выходами m-канального цифроаналогового преобразователя и четвертой группой из m входов первого мультиплексора, к (l+m+n+k+1)-му входу которого через нормализатор подключена шина первичного сетевого питания, а выходы m-канального цифроаналогового преобразователя через многоканальный переключатель выходов соединены с первой шиной выходных сигналов, причем первая шина входных сигналов через первые входы многоканального переключателя входов подключена к r входам функционального аналогового преобразователя, а вторые входы многоканального переключателя входов соединены с выходами демультиплексора и первыми выводами резисторов блока резисторов, вторые выводы которых объединены с шиной нулевого провода.