КОМПАРАТОР ДВОИЧНЫХ ЧИСЕЛ Российский патент 2010 года по МПК G06F7/02 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны компараторы двоичных чисел (см., например, патент РФ 2300131, кл. G06F 7/02, 2007 г.), которые формируют признаки соотношений А>В, А=В, где А=а₁а₀, В=b₁b₀ - двухразрядные двоичные числа, задаваемые двоичными сигналами a₀, a₁, b₀, b₁ ∈{0,1}, и с учетом рис.1.35б на стр.57 в книге Шило В.Л. Популярные цифровые микросхемы: Справочник. М.: Металлургия, 1988, а также рис.4-1 на стр.170, рис.4-4 на стр.171, рис.4-8 на стр.173 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974, содержат транзисторы и резисторы.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных компараторов двоичных чисел, относится низкое быстродействие, обусловленное тем, что максимальное время задержки распространения в них сигнала определяется выражением τ=5τ_T, где τ_Т - время задержки транзистора.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип компаратор двоичных чисел (рис.8.32а на стр.500 в книге Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения: Справочник. М.: Радио и связь, 1990), который формирует признаки соотношений А>В, А=В, где A=a₁a₀, В=b₁b₀ - двухразрядные двоичные числа, задаваемые двоичными сигналами a₀, a₁, b₀, b₁ ∈{0,1}, и с учетом рис.8.33а, 8.33б на стр.501 в книге Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения: Справочник. М.: Радио и связь, 1990, рис.1.35е на стр.57 в книге Шило В.Л. Популярные цифровые микросхемы: Справочник. М.: Металлургия, 1988, а также рис.4-1 на стр.170, рис.4-4 на стр.171 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974, содержит 26 транзисторов и 14 резисторов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится низкое быстродействие, обусловленное тем, что максимальное время задержки распространения сигнала в прототипе определяется выражением τ=4τ_T, где τ_T - время задержки транзистора.

Техническим результатом изобретения является повышение быстродействия при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в компараторе двоичных чисел, содержащем 26 транзисторов и 14 резисторов, особенность заключается в том, что в него дополнительно введены три транзистора, причем все транзисторы подключены эмиттерами к шине нулевого потенциала и сгруппированы в девять групп так, что i-я и первая группы содержат соответственно три и четыре транзистора, а вторая группа дополнительно содержит четвертый транзистор, объединенные коллекторы первого, второго транзисторов i-й группы соединены с базой третьего транзистора i-й группы и первым выводом i-го резистора, подключенного вторым выводом к шине единичного потенциала, во второй группе объединенные коллекторы первого, второго транзисторов дополнительно соединены с базой четвертого транзистора, а коллектор и база j-го транзистора первой группы соединены соответственно с первым выводом (j+9)-го резистора, подключенного вторым выводом к шине единичного потенциала, и j-м входом компаратора двоичных чисел, первый и второй выходы которого образованы соответственно объединенными первым выводом первого резистора, подключенного вторым выводом к шине единичного потенциала, коллекторами третьих транзисторов второй, шестой - девятой групп и объединенными первым выводом четырнадцатого резистора, подключенного вторым выводом к шине единичного потенциала, коллектором четвертого транзистора второй группы, коллекторами третьих транзисторов третьей-пятой групп, коллектор и база первого транзистора первой группы подключены соответственно к базе первого транзистора пятой группы и объединенным базам первых транзисторов третьей, шестой, седьмой групп, коллектор и база второго транзистора первой группы подключены соответственно к базе первого транзистора четвертой группы и объединенным базе второго транзистора шестой группы, базам первых транзисторов второй, восьмой групп, база и коллектор третьего транзистора первой группы подключены соответственно к базе второго транзистора пятой группы и объединенным базе первого транзистора девятой группы, базам вторых транзисторов третьей, восьмой групп, а база и коллектор четвертого транзистора первой группы подключены соответственно к базе второго транзистора четвертой группы и объединенным базам вторых транзисторов второй, седьмой, девятой групп.

На чертеже представлена схема предлагаемого компаратора двоичных чисел.

Компаратор двоичных чисел содержит 29 транзисторов 1₍₁₎₍₁₎, …, 1₍₂₎₍₄₎, 1₍₃₎₍₁₎,…, 1₍₉₎₍₃₎ и 14 резисторов 2₁, …, 2₁₄, причем все транзисторы подключены эмиттерами к шине нулевого потенциала и сгруппированы в девять групп так, что i-я и первая группы содержат соответственно транзисторы 1_(i)(1), 1_(i)(2), 1_(i)(3) и 1₍₁₎₍₁₎, …, 1_(i)(4), а вторая группа дополнительно содержит транзистор 1₍₂₎₍₄₎, объединенные коллекторы транзисторов 1_(i)(1), 1_(i)(2) соединены с базой транзистора 1_(i)(3) и первым выводом резистора 2_i, подключенного вторым выводом к шине единичного потенциала, объединенные коллекторы транзисторов 1₍₂₎₍₁₎, 1₍₂₎₍₂₎ дополнительно соединены с базой транзистора 1₍₂₎₍₄₎, а коллектор и база транзистора 1_(1)(j) соединены соответственно с первым выводом резистора 2_j+9, подключенного вторым выводом к шине единичного потенциала, и j-м входом компаратора двоичных чисел, первый и второй выходы которого образованы соответственно объединенными первым выводом резистора 2₁, подключенного вторым выводом к шине единичного потенциала, коллекторами транзисторов 1₍₂₎₍₃₎, 1₍₆₎₍₃₎, …, 1₍₉₎₍₃₎ и объединенными первым выводом резистора 2₁₄, подключенного вторым выводом к шине единичного потенциала, коллекторами транзисторов 1₍₂₎₍₄₎, 1₍₃₎₍₃₎, …, 1₍₅₎₍₃₎, коллектор и база транзистора 1₍₁₎₍₁₎ подключены соответственно к базе транзистора 1₍₅₎₍₁₎ и объединенным базам транзисторов 1₍₃₎₍₁₎, 1₍₆₎₍₁₎, 1₍₇₎₍₁₎, коллектор и база транзистора 1₍₁₎₍₂₎ подключены соответственно к базе транзистора 1₍₄₎₍₁₎ и объединенным базам транзисторов 1₍₂₎₍₁₎, 1₍₆₎₍₂₎, 1₍₈₎₍₁₎, база и коллектор транзистора 1₍₁₎₍₃₎ подключены соответственно к базе транзистора 1₍₅₎₍₂₎ и объединенным базам транзисторов 1₍₃₎₍₂₎, 1₍₈₎₍₂₎, 1₍₉₎₍₁₎, а база и коллектор транзистора 1₍₁₎₍₄₎ подключены соответственно к базе транзистора 1₍₄₎₍₂₎ и объединенным базам транзисторов 1₍₂₎₍₂₎, 1₍₇₎₍₂₎, 1₍₉₎₍₂₎.

Работа предлагаемого компаратора двоичных чисел осуществляется следующим образом.

На его первый, второй и третий, четвертый входы подаются соответственно произвольные двоичные сигналы а₀, а₁, ∈{0,1} и b₀, b₁ ∈{0,1}, которые задают подлежащие сравнению двухразрядные двоичные числа А=a₀a₁ и В=b₁b₀ (а₁, b₁ и a₀, b₀ определяют значения старших и младших разрядов соответственно). Тогда сигналы на первом, втором выходах предлагаемого компаратора будут определяться выражениями

В таблице приведены значения реализуемых выражениями (1), (2) функций на всех возможных наборах значений их аргументов. С учетом таблицы имеем Q_A>B=1, если А>В, Q_A=B=1, если А=В.

А B Q_A>B Q_A=B а₁ a₀ b₁ b₀ 0 0 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 1 1 0 1 0 1 1 0 0 0 1 0 0 1 0 0 1 1 0 0 0 1 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 1 1 0 1 1 1 1 0 1

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый компаратор двоичных чисел формирует признаки соотношений А>В, А=В, где А=a₁a₀, В=b₁b₀ - двухразрядные двоичные числа, задаваемые двоичными сигналами a₀, а₁, b₀, b₁ ∈ {0,1}, и обладает более высоким по сравнению с прототипом быстродействием, т.к. максимальное время задержки распространения сигнала в предлагаемом компараторе определяется выражением τ=3τ_T, где τ_Т - время задержки транзистора.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является повышение быстродействия устройства. Компаратор содержит 29 транзисторов, сгруппированных в девять групп, и 14 резисторов. 1 ил., 1 табл.

Компаратор двоичных чисел, содержащий 26 транзисторов и 14 резисторов, отличающийся тем, что в него дополнительно введены три транзистора, причем все транзисторы подключены эмиттерами к шине нулевого потенциала и сгруппированы в девять групп так, что i-я и первая группы содержат соответственно три и четыре транзистора, а вторая группа дополнительно содержит четвертый транзистор, объединенные коллекторы первого, второго транзисторов i-й группы соединены с базой третьего транзистора i-й группы и первым выводом i-го резистора, подключенного вторым выводом к шине единичного потенциала, во второй группе объединенные коллекторы первого, второго транзисторов дополнительно соединены с базой четвертого транзистора, а коллектор и база j-го транзистора первой группы соединены соответственно с первым выводом (j+9)-го резистора, подключенного вторым выводом к шине единичного потенциала, и j-м входом компаратора двоичных чисел, первый и второй выходы которого образованы соответственно объединенными первым выводом первого резистора, подключенного вторым выводом к шине единичного потенциала, коллекторами третьих транзисторов второй, шестой - девятой групп и объединенными первым выводом четырнадцатого резистора, подключенного вторым выводом к шине единичного потенциала, коллектором четвертого транзистора второй группы, коллекторами третьих транзисторов третьей - пятой групп, коллектор и база первого транзистора первой группы подключены соответственно к базе первого транзистора пятой группы и объединенным базам первых транзисторов третьей, шестой, седьмой групп, коллектор и база второго транзистора первой группы подключены соответственно к базе первого транзистора четвертой группы и объединенным базе второго транзистора шестой группы, базам первых транзисторов второй, восьмой групп, база и коллектор третьего транзистора первой группы подключены соответственно к базе второго транзистора пятой группы и объединенным базе первого транзистора девятой группы, базам вторых транзисторов третьей, восьмой групп, а база и коллектор четвертого транзистора первой группы подключены соответственно к базе второго транзистора четвертой группы и объединенным базам вторых транзисторов второй, седьмой, девятой групп.