ДИФФЕРЕНЦИАЛЬНЫЙ ОПЕРАЦИОННЫЙ УСИЛИТЕЛЬ Российский патент 2011 года по МПК H03F3/45 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных решающих усилителях с малыми значениями э.д.с. смещения нуля).

В современной радиоэлектронной аппаратуре находят применение дифференциальные операционные усилители (ОУ) с существенными различными параметрами. Особое место занимают ОУ с простейшей двухкаскадной архитектурой, содержащие небольшое число элементов. На их основе выполняются Ip-модули систем на кристалле, например, различные классы селективных цепей, где число маломощных усилителей может измеряться десятками единиц. Предполагаемое изобретение относится к данному типу ОУ.

Наиболее близким по сущности к заявляемому техническому решению является классическая схема ОУ фиг.1, представленная в патенте США №3.887.879 fig. 3, которая в различных модификациях присутствует также в большом числе других патентов [1-13].

Существенный недостаток известного ОУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U_см), зависящей от свойств его архитектуры.

Основная задача предлагаемого изобретения состоит в уменьшении абсолютного значения U_см и его температурного дрейфа.

Поставленная задача достигается тем, что в дифференциальном операционном усилителе фиг.1, содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первый 4 и второй 5 выходные транзисторы, базы которых объединены и подключены к эмиттеру третьего 6 выходного транзистора, коллектор первого 4 выходного транзистора соединен с базой третьего 6 выходного транзистора и подключен к первому 2 токовому выходу входного дифференциального каскада 1, инвертирующий усилитель тока 7, вход которого связан с коллектором третьего 6 выходного транзистора, коллектор второго 5 выходного транзистора соединен со вторым 3 токовым выходом входного дифференциального каскада 1 и соединен с базой входного транзистора 8 буферного усилителя 9, предусмотрены новые элементы и связи - в качестве инвертирующего усилителя тока 7 используется токовое зеркало с коэффициентом передачи, близким к единице, а выход токового зеркала 7 соединен с базой входного транзистора 8 буферного усилителя 9.

Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с п.1 и п.2 формулы изобретения.

На фиг.3 и фиг.4 показаны схемы дифференциального усилителя - прототипа (фиг.3) и заявляемого ОУ (фиг.4) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НИИ «Пульсар».

На фиг.5 приведены температурные зависимости напряжения смещения нуля схем фиг.3, фиг.4.

Дифференциальный операционный усилитель фиг.2 содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первый 4 и второй 5 выходные транзисторы, базы которых объединены и подключены к эмиттеру третьего 6 выходного транзистора, коллектор первого 4 выходного транзистора соединен с базой третьего 6 выходного транзистора и подключен к первому 2 токовому выходу входного дифференциального каскада 1, инвертирующий усилитель тока 7, вход которого связан с коллектором третьего 6 выходного транзистора, коллектор второго 5 выходного транзистора соединен со вторым 3 токовым выходом входного дифференциального каскада 1 и соединен с базой входного транзистора 8 буферного усилителя 9. В качестве инвертирующего усилителя тока 7 используется токовое зеркало с коэффициентом передачи, близким к единице, а выход токового зеркала 7 соединен с базой входного транзистора 8 буферного усилителя 9.

На фиг.2 буферный усилитель 9 содержит кроме транзистора 8 двухполюсник 10, а входной дифференциальный каскада 1 реализован на транзисторах 11, 12 и двухполюснике 13.

Кроме этого на фиг.2 в соответствии с п.2 формулы изобретения введен транзистор терморадиационной компенсации 14. Возможны и другие варианты введения данного транзистора.

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U_см в схеме фиг.2, т.е. зависящие от схемотехники ДУ.

Если ток двухполюсников 13 и 10 равен величине 2I₀, то токи эмиттеров и коллекторов транзисторов схемы:

где I_б.i=I_э.i/β_i - ток базы i-го n-p-n (I_б.р) или p-n-р (I_б.n) транзистора схемы при эмиттерном токе I_э.i=10;

β_i - коэффициент усиления по току базы i-го транзистора.

Поэтому входной (I_вx.7) и выходной (I_вых.7) токи токового зеркала 7

Как следствие, разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину

где I_БУ=2I_б.n - ток базы р-n-р транзистора 8 буферного усилителя 9.

Подставляя (1)÷(7) в (8), находим, что разностный ток, определяющий U_см, равен нулю:

Как следствие, при I_р=0 не требуется смещения нуля ОУ1 фиг.2 на величину U_см, подача которого на его входы Вх.⁽⁺⁾1, Вх.^(-)2 компенсирует разностный ток I_р в узле «А».

Таким образом, в заявляемом устройстве уменьшается систематическая составляющая U_см, обусловленная конечной величиной β транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U_см, так как разностный ток I_р в узле «А» создает U_см, зависящее от крутизны преобразования входного дифференциального напряжения u_вх ОУ в выходной ток узла «А»:

где r_э12=r_э11 - сопротивления эмиттерных переходов входных транзисторов 12 и 11 дифференциального каскада 1.

Поэтому для схем фиг.1-2

где φ_т=26 мВ - температурный потенциал.

В ОУ-прототипе I_р≠0, поэтому здесь систематическая составляющая U_см получается, как минимум, на порядок больше (U_см=-972 мкВ), чем в заявляемой схеме (U_см=33,9 мкВ).

Компьютерное моделирование схем фиг.3, фиг.4 подтверждает (фиг.5) данные теоретические выводы.

Для минимизации U_см при повышенных температурах (t°>80°C) в схеме фиг.2 предусмотрен транзистор 14, который находится в закрытом состоянии. Однако ток через его р-n переход на подложку, который существенно возрастает на высоких температурах (или при радиационных воздействиях), компенсирует соответствующий ток на подложку через р-n переход транзистора 6. Это уменьшает производную dU_см/dT при t°>80°C.

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.

Источники информации

1. Патент США №4.410.859 fig.1.

2. Патент США №4.721.920.

3. Патент США №4.783.637.

4. А.св. СССР №678639.

5. Патент США №4.560.948.

6. А.св. №1193773.

7. Патент США №4.463.319.

8. Патент W0 03/063344 A1.

9. Патент США №5.343.164.

10. Патент США №4.417.216.

11. Патент США №5.365.191 fig.7.

12. Патент США №4.163.908.

13. Патент Японии №54-37561 fig.1.

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных решающих усилителях с малыми значениями э.д.с. смещения нуля). Технический результат: уменьшение абсолютного значения U_cм и его температурного дрейфа. Дифференциальный операционный усилитель содержит входной дифференциальный каскад (1) с первым (2) и вторым (3) токовыми выходами, первый (4) и второй (5) выходные транзисторы, базы которых объединены и подключены к эмиттеру третьего (6) выходного транзистора, коллектор первого (4) выходного транзистора соединен с базой третьего (6) выходного транзистора и подключен к первому (2) токовому выходу входного дифференциального каскада (1), инвертирующий усилитель тока (7), вход которого связан с коллектором третьего (6) выходного транзистора, коллектор второго (5) выходного транзистора соединен со вторым (3) токовым выходом входного дифференциального каскада (1) и соединен с базой входного транзистора (8) буферного усилителя (9). В качестве инвертирующего усилителя тока (7) используется токовое зеркало с коэффициентом передачи близким к единице, а выход токового зеркала (7) соединен с базой входного транзистора (8) буферного усилителя (9). 5 ил.

1. Дифференциальный операционный усилитель, содержащий входной дифференциальный каскад (1) с первым (2) и вторым (3) токовыми выходами, первый (4) и второй (5) выходные транзисторы, базы которых объединены и подключены к эмиттеру третьего (6) выходного транзистора, коллектор первого (4) выходного транзистора соединен с базой третьего (6) выходного транзистора и подключен к первому (2) токовому выходу входного дифференциального каскада (1), инвертирующий усилитель тока (7), вход которого связан с коллектором третьего (6) выходного транзистора, коллектор второго (5) выходного транзистора соединен со вторым (3) токовым выходом входного дифференциального каскада (1) и соединен с базой входного транзистора (8) буферного усилителя (9), отличающийся тем, что в качестве инвертирующего усилителя тока (7) используется токовое зеркало с коэффициентом передачи, близким к единице, а выход токового зеркала (7) соединен с базой входного транзистора (8) буферного усилителя (9).

2. Устройство по п.1, отличающееся тем, что в схему введен транзистор терморадиационной компенсации (14), эмиттер и база которого соединены с базой второго (5) выходного транзистора, а коллектор подключен к коллектору второго (5) выходного транзистора.