ПРЕОБРАЗОВАТЕЛЬ ВРЕМЯ-КОД РЕЦИРКУЛЯЦИОННОГО ТИПА Российский патент 2013 года по МПК H03M1/40 

Изобретение относится к измерительной технике и может использоваться для преобразования длительности одиночных временных интервалов (ВИ) наносекундного диапазона представленных старт- и стоп-импульсами в цифровой код.

Известен преобразователь (аналог), содержащий два раздельных рециркулятора, один из которых служит для рециркуляции старт-импульса, а второй - стоп-импульса преобразуемого ВИ [1].

Недостатком преобразователя является низкое быстродействие преобразования.

Известен также преобразователь (прототип), имеющий один рециркулятор, используемый для рециркуляции старт- и стоп-импульсов и образованный первой схемы ИЛИ, выход которой подключен через первую линию задержки к первому входу второй схемы ИЛИ и через вторую линию задержки ко второму входу второй схемы ИЛИ, выход которой соединен с первым входом первой схемы ИЛИ и через делитель импульсов со счетным входом счетчика импульсов, а шина вход преобразователя подключена ко второму входу первой схемы ИЛИ [2].

Недостатком данного преобразователя является низкое быстродействие преобразования, так как период рециркуляции должен быть , где - наибольшее значение длительности преобразуемого ВИ.

Целью настоящего изобретения является повышение быстродействия преобразования.

Поставленная цель достигается тем, что старт- и стоп-импульсы подвергаются рециркуляции в одном и том же рециркуляторе, однако длительность старт-импульса в каждой из рециркуляции последовательно расширяется на калиброванную величину, а длительность стоп-импульса остается неизменной в каждой из рециркуляции.

На фиг.1 приведена функциональная схема преобразователя время-код рециркуляционного типа, а на фиг.2 - временные диаграммы его работы.

Преобразователь время-код рециркуляционного типа содержит первую схему ИЛИ1, первый вход которой соединен с выходом первой линии задержки 2, а второй вход подключен к входу первой линии задержки 2, к выходу первой схемы И3 и к первому входу второй схемы ИЛИ4, а третий вход первой схемы ИЛИ1 соединен с выходом второй схемы И6, с С-входом D-триггера 7 и со счетным входом счетчика импульсов 5, а четвертый и пятый входа первой схемы ИЛИ1 подключены соответственно к шине 8 «Стоп-импульс» и шине 9 «Старт-импульс» преобразователя, а выход - через вторую линию задержки 10 к счетному входу RS-триггера 11, к первому входу первой схемы И3 и к первому входу второй схемы И6, вторые входы которых объединены и соединены с инверсным выходом D-триггера 7, D-вход которого подключен к выходу второй схемы ИЛИ4, второй вход которой соединен с первым входом первой схемы ИЛИ1, а шина 12 «Уст. О» преобразователя подключена к управляющему входу счетчика импульсов 5, к R-входу D-триггера 7 и к R-входу RS-триггера 11, прямой выход которого соединен с третьим входом второй схемы И6, а инверсный - с третьим входом первой схемы И3.

Рассмотрим работу предлагаемого преобразователя.

Преобразователь содержит рециркулятор, имеющий два контура рециркуляции: первый контур образован первой схемой ИЛИ1, второй линией задержки 10, первой схемой И3 и первой линией задержки 2, а второй - первой схемой ИЛИ1, второй линией задержки 10 и второй схемой И6.

В первый контур рециркуляции через шину 9 и первую схему ИЛИ1 вводится «старт-импульс» калиброванной длительности t_ст, а во второй контур рециркуляции через шину 8 и первую схему ИЛИ1 - «стоп-импульс» калиброванной длительности t_сп.

Старт- и стоп-импульсы должны иметь калиброванные значения длительности соответственно и , где , - суммарное время переключения логических элементов соответственно первого (первая схема ИЛИ1 и первая схема И3) и второго (первая схема ИЛИ1 и вторая схема И6) контуров рециркуляции, а τ-калиброванная величина длительности, представляет собой дискретность преобразования и задается временем задержки первой линией задержки 2.

В каждой из рециркуляции, имеющей период рециркуляции , на выходе первой схемы ИЛИ1 (см. фиг 2а) «старт-импульс» имеет последовательно возрастающую (прогрессирующую) длительность , где i=1, 2, 3, …, N_t - порядковый номер рециркуляции.

Время задержки t_лз задается второй линией задержки 10.

В тоже время «стоп-импульс» рециркулирует во втором рециркуляторе с периодом рециркуляции , но при этом его исходная длительность t_сп остается неизменной (см. фиг.2а), то есть . Для обеспечения условия необходимо, чтобы t₃=t₆, то есть время переключения первой схемы И3 должно быть равным времени переключения второй схемы И6. В тоже время для преобразования длительности ВИ в диапазоне , необходимо чтобы . В каждой из рециркуляции импульсы и t_сп объединяются первой схемой ИЛИ1, а затем после задержки на время второй линии задержки 10 вновь разделяются посредством RS-триггера 11, работающим в режиме делителя импульсов с коэффициентом деления равного двум, первой 3 и второй 6 схемами И и вводятся каждый в свой контур рециркуляции (см. фиг.2б, в). D-триггер 7 и вторая схема ИЛИ4 осуществляют фиксацию момента совпадения импульсов, рециркулирующих в первом и втором контурах рециркулятора (см. фиг.2б, г, д) и закрывают первую 3 и вторую 6 схемы И, тем самым останавливают процесс рециркуляции в обоих контурах рециркуляции.

Счетчик импульсов 5 осуществляет подсчет числа импульсов рециркуляции в первом рециркуляторе с момента подачи в него «старт-импульса» и до момента срабатывания D-триггера 7. Область изменения числа рециркуляции n_t∈[1; N_t]; где .

Функция преобразования предлагаемого преобразователя имеет вид

.

Полагая, что , где целое число m>1, то

Значение нетрудно определить в процессе настройки предлагаемого преобразователя как

,

где N* - цифровой результат определения значения t_p.

Тогда выражение (1) предстает в виде

t_x=(n_t+m+N*)τ.

Перед началом преобразования, сигналом начальной установки «Уст. О», подаваемого на шину 12 преобразователя, RS-триггер 11 и D-триггер 7 по своим инверсным выходам устанавливаются в состояние логического нуля, а в счетчик импульсов 5 записывается число (m+N*). По окончании процесса преобразования в счетчике импульсов 5 будет записано число, равное (m+N*+n_t), которое и представляет собой цифровой результат преобразования.

Время преобразования предлагаемого преобразователя описывается выражением

T_пр≥N_tt_ц,

в то время как в случае преобразователя-прототипа

.

Следовательно, быстродействие предлагаемого преобразователя повышается в два раза.

Литература

1. Мелешко Е.А. Интегральные схемы в наносекундной ядерной электронике. - Изд. 2-е, доп. М.: Атомиздат, 1978. - с.146-147, рис.3.15.

2. Авторское свидетельство СССР №654932, кл. G04F 10/00

Изобретение относится к измерительной технике и может использоваться для преобразования длительности одиночных временных интервалов (ВИ) наносекундного диапазона, представленных старт- и стоп-импульсами, в цифровой код. Технический результат заключается в повышении быстродействия преобразования. Преобразователь время-код рециркуляционного типа содержит первую схему ИЛИ, первый вход которой соединен с выходом первой линии задержки, второй вход подключен к входу первой линии задержки, к выходу первой схемы И и к первому входу второй схемы ИЛИ, третий вход первой схемы ИЛИ соединен с выходом второй схемы И, с С-входом D-триггера и со счетным входом счетчика импульсов, а четвертый и пятый входа первой схемы ИЛИ подключены соответственно к шинам «Стоп-импульс» и «Старт-импульс» преобразователя, а выход - через вторую линию задержки к счетному входу RS-триггера к первому входу первой схемы И и к первому входу второй схемы И, вторые входы которых объединены и соединены с инверсным выходом D-триггера, D-вход которого подключен к выходу второй схемы ИЛИ, второй вход которой соединен с первым входом первой схемы ИЛИ, а шина «Уст. О» преобразователя подключена к управляющему входу счетчика импульсов, к R-входу D-триггера и к R-входу RS-триггера, прямой выход которого соединен с третьим входом второй схемы И, а инверсный - с третьим входом первой схемы И. 2 ил.

Преобразователь время-код рециркуляционного типа, содержащий первую схему ИЛИ, первый вход которой соединен с выходом первой линии задержки, а также счетчик импульсов и вторую линию задержки, отличающийся тем, что, с целью повышения быстродействия преобразования, второй вход первой схемы ИЛИ подключен к входу первой линии задержки, к выходу первой схемы И и к первому входу второй схемы ИЛИ, третий вход первой схемы ИЛИ соединен с выходом второй схемы И, с С-входом D-триггера и со счетным входом счетчика импульсов, а четвертый и пятый входы первой схемы ИЛИ подключены соответственно к шинам «Стоп-импульс» и «Старт-импульс» преобразователя, а выход - через вторую линию задержки к счетному входу RS-триггера, к первому входу первой схемы И и к первому входу второй схемы И, вторые входы которых объединены и соединены с инверсным выходом D-триггера, D-вход которого подключен к выходу второй схемы ИЛИ, второй вход которой соединен с первым входом первой схемы ИЛИ, а шина «Уст.0» преобразователя подключена к управляющему входу счетчика импульсов, к R-входу D-триггера и к R-входу RS-триггера, прямой выход которого соединен с третьим входом второй схемы И, а инверсный - с третьим входом первой схемы И.