ЛОГИЧЕСКИЙ ЭЛЕМЕНТ "2-И" С МНОГОЗНАЧНЫМ ВНУТРЕННИМ ПРЕДСТАВЛЕНИЕМ СИГНАЛОВ Российский патент 2014 года по МПК H03K19/00 

Предлагаемое изобретение относится к области вычислительной техники, автоматики и может использоваться в различных системах автоматического управления, передачи информации и т.п.

В различных вычислительных и управляющих системах широко используются логические элементы «2-И» (ЛЭ), реализованные на основе эмиттерно-связанной логики [1-12], работающие по законам булевой алгебры и имеющие по выходу два логических состояния «0» и «1», характеризующихся низким и высоким потенциалами.

В работе [13], а также монографиях соавтора настоящей заявки [14-15] показано, что булева алгебра является частным случаем более общей линейной алгебры, практическая реализация которой в структуре вычислительных и логических устройств автоматики нового поколения требует создания специальной элементной базы, реализуемой на основе логики с многозначным внутренним представлением сигналов, в которой эквивалентом стандартного логического сигнала является квант тока. Заявляемое устройство «2-И» относится к этому типу логических элементов.

Ближайшим прототипом заявляемого устройства является логический элемент «2-И», представленный в патенте US 3.508.076, фиг.1. Он содержит первый 1 и второй 2 входные коммутаторы кванта тока I₀, управляемые источниками входных логических напряжений 3 и 4.

Существенный недостаток известного логического элемента «2-И» состоит в том, что он, используя потенциальные двоичные сигналы, обладает усложненной структурой связей, нелинейностью рабочих режимов элементов и критичностью параметров структуры ЛЭ и входных сигналов, что в конечном итоге приводит к снижению его быстродействия.

Основная задача предлагаемого изобретения состоит в создании логического элемента «2-И», в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов, определяемое состоянием входных потенциальных двоичных сигналов. В конечном итоге это позволяет повысить быстродействие и создать элементную базу вычислительных устройств, работающих на принципах многозначной линейной алгебры [14-15].

Поставленная задача решается тем, что в логическом элементе «2-И», содержащем первый 1 и второй 2 входные коммутаторы кванта тока I₀, управляемые источниками входных логических напряжений 3 и 4, токостабилизирующий двухполюсник 5, включенный между объединенными токовыми выходами 6, 7 первого 1 и второго 2 входных коммутаторов квантов тока I₀ и шиной 8 источников питания, предусмотрены новые элементы и связи - токовые выходы 6, 7 первого 1 и второго 2 входных коммутаторов кванта тока I₀ соединены с эмиттером дополнительного транзистора 9, база которого связана с источником опорного напряжения 10, а коллектор является логическим токовым выходом устройства 11, причем в качестве токостабилизирующего двухполюсника 5 используется источник опорного тока, выходной ток которого кратен кванту тока I₀.

Схема многозначного логического элемента «2-И»-прототипа показана на чертеже фиг.1. На чертеже фиг.2 представлена схема заявляемого устройства в соответствии с п.1 формулы изобретения.

На чертеже фиг.3 приведена одна из возможных схем первого 1 (или второго 2) входного коммутатора кванта тока I₀.

На чертеже фиг.4 приведена схема первого 1 (или второго 2) входного коммутатора кванта тока I₀, реализованного в соответствии с п.2, п.3 формулы изобретения.

На чертеже фиг.5 приведена схема логического элемента фиг.2, в котором входные коммутаторы 1, 2 квантов тока 1₀ реализованы на основе дифференциальных каскадов фиг.4.

На чертеже фиг.6 показана схема неинвертирующего логического элемента «2-И» фиг.5 в среде Cadance на моделях SiGe транзисторов.

На чертеже фиг.7 приведен график переходного процесса на входах и выходах ЛЭ фиг.6 при подаче на входы синфазных сигналов (X₁=1, Х₂=1; Х₁=0, Х₂=0), а на чертеже фиг.8 - переходный процесс на входах и выходах ЛЭ фиг.6 при подаче на входы прямоугольных импульсов, сдвинутых друг относительно друга на 90 градусов (X₁=1, Х₂=0).

На чертеже фиг.9 представлена схема инвертирующего логического элемента «2-И» на основе каскода в среде Cadance на моделях SiGe интегральных транзисторов.

На чертеже фиг.10 показан переходный процесс на входах и выходах при подаче на входы синфазных сигналов (X₁=1, Х₂=1; Х₁=0, Х₂=0), а на чертеже фиг.11 - переходный процесс на входах и выходах при подаче на входы прямоугольных импульсов, сдвинутых друг относительно друга на 90 градусов (Х₁=1, Х₂=0).

Логический элемент «2-И» с многозначным внутренним представлением сигналов фиг.2 содержит первый 1 и второй 2 входные коммутаторы кванта тока I₀, управляемые источниками входных логических напряжений 3 и 4, токостабилизирующий двухполюсник 5, включенный между объединенными токовыми выходами 6, 7 первого 1 и второго 2 входных коммутаторов квантов тока I₀ и шиной 8 источников питания. Токовые выходы 6, 7 первого 1 и второго 2 входных коммутаторов кванта тока I₀ соединены с эмиттером дополнительного транзистора 9, база которого связана с источником опорного напряжения 10, а коллектор является логическим токовым выходом устройства 11, причем в качестве токостабилизирующего двухполюсника 5 используется источник опорного тока, выходной ток которого кратен кванту тока I₀. В частном случае нагрузкой ЛЭ является двухполюсник 12, моделирующий влияние нагрузки ЛЭ на работу схемы и включенный между выходом устройства 11 и общей шиной источника питания 13.

На чертеже фиг.3 показан частный случай построения входных коммутаторов 1, 2 квантов тока I₀, которые реализованы на транзисторах 13, 15 и р-n переходе 16.

На чертеже фиг.4, в соответствии с пп.2, 3 формулы изобретения каждый из входных коммутаторов 1, 2 кванта тока I₀, управляемых источниками входных логических напряжений 3, (4), выполнен в виде дифференциальных каскадов на первом 18 и втором 19 входных транзисторах, эмиттеры которых связаны с источником 20 кванта тока I₀ I₀, база первого 18 входного транзистора соединена с источником входного логического напряжения 3, (4), база второго 19 входного транзистора соединена с источником опорного напряжения 10, причем коллекторы первого 18 и второго 19 входных транзисторов соединены с инвертирующими $$(\overline{6})$$ $$(\overline{7})$$ и неинвертирующими (6), (7) токовыми выходами и каждого из входных коммутаторов 1 и 2 кванта тока I₀.

Рассмотрим работу логического элемента «2-И» фиг.2. Синтез логической функции «2-И» производится на основе ее многозначного аналога, описываемого выражением

$$x_1\&x_2=\min \left(x_1,x_2\right)|{}_{k=2}=\frac{\left|x_1+x_2\right|-\left|x_1-x{}_2\right|}{2}=P\left(\left(x_1+x_2\right)>1\right),\left(1\right)$$

где k - значность логики, Р((х₁+х₂)>а) предикат [14, 15];

х₁, х₂ - входные логические сигналы.

Реализация предиката в соответствии с (1) производится сложением токовых сигналов с выходов токовых зеркал 5 и 6 и вычитанием из этой суммы кванта тока, формируемого опорным источником 11. При этом выходное значение предиката соответствует логическому нулю (отсутствие тока), если сумма х₁+х₂ меньше либо равна единице, и соответствует логической единице (наличие кванта тока), если сумма х₁+х₂ больше единицы.

На вход логического элемента «2-И» по чертежу фиг.2 от источников входных логических напряжений 3 и 4 поступают сигналы, управляющие состоянием ключей S₁ и S₂ входных коммутаторов 1, 2 квантов тока I₀, которые передают ток I₀ в эмиттер транзистора 9.

В выключенном состоянии каждый ключ S_{, S₂ отключен от точки суммирования. При этом сумма их токов в точке суммирования равна нулю. При включенном состоянии одного из ключей значение соответствующего кванта тока принимает величину I₀ («1»), а значение их суммы в точке суммирования равно «1». При включенном состоянии обоих ключей значения квантов тока равны «1», а значение их суммы в точке суммирования равно «2». К этой сумме добавляется квант тока I₀ источника тока 5 противоположного направления. При этом разность токов в точке суммирования принимается равной «0», если сумма токов ключей больше или равна «1», и равной «1», если сумма токов ключей равна «0». Результат вычитания поступает через транзистор 9 на токовый выход устройства 11.

Как видно из приведенного описания реализация логической функции «2-И» здесь производится формированием алгебраической суммы квантов выходных токов ключей S₁, S₂ (выходных коммутаторов 1 и 2) с квантом выходного тока источника 5 и выделением определенных значений этой суммы токов. Все элементы приведенной схемы работают в активном режиме, предполагающем отсутствие насыщения в процессе переключений, что повышает общее быстродействие схемы. Кроме того, использование многозначного внутреннего представления сигналов повышает информативность линий связи, что уменьшает их количество. Использование стабильных значений квантов тока, а также определение выходного сигнала разностью этих токов обеспечивает малую зависимость функционирования схемы от внешних дестабилизирующих факторов (девиация питающего напряжения, радиационное и температурное воздействия, синфазная помеха и др.).

Отличием логического элемента по схеме фиг.5 является реализация входных коммутаторов тока 1, 2 (токовых ключей S₂) в виде дифференциальных каскадов. Вариант такой реализации приведен на чертеже фиг.4. Дифференциальный каскад фиг.4 производит коммутацию кванта тока I₀. При этом источник тока 20 при любом состоянии входного логического сигнала не выходит из активного режима, что повышает быстродействие схемы.

Показанные на чертежах фиг.7, фиг.8 и фиг.10-фиг.11 результаты моделирования подтверждают указанные свойства заявляемых схем. Следует отметить, что кратковременные импульсы на выходе ЛЭ, возникающие в момент переключения входных сигналов, характерные и для других известных логических элементов, определяются различными временами переключения входных коммутаторов квантов тока 1, 2 и могут быть устранены в реальных схемах средствами технологии.

Таким образом, рассмотренные схемотехнические решения логического элемента «2-И» характеризуются многозначным состоянием внутренних сигналов и двоичным представлением сигнала на его токовом выходе и могут быть положены в основу вычислительных и управляющих устройств, использующих многозначную линейную алгебру, частным случаем которой является булева алгебра.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Авторское свидетельство СССР SU 892729

2. Патентная заявка WO 2004/112247

3. Патент US 4.001.603

4. Патент US 4.359.653

5. Патент US 6.157.693, fig.5

6. Патент US 5.216.295

7. Патент US 3.758.791, fig.5

8. Патент US 4.593.211

9. Патент US 4.347.446

10. Патент US 4.516.039, fig.5

11. Патент US 4.970.416

12. Патент US 4.605.871, fig.2

13. Малюгин В.Д. Реализация булевых функций арифметическими полиномами.// Автоматика и телемеханика, 1982. №4. С.84-93.

14. Чернов Н.И. Основы теории логического синтеза цифровых структур над полем вещественных чисел.// Монография. - Таганрог: ТРТУ, 2001. - 147 с.

15. Чернов Н.И. Линейный синтез цифровых структур АСОИУ.// Учебное пособие. Таганрог. - ТРТУ, 2004 г., 118 с.

Изобретение относится к области вычислительной техники, автоматики и может использоваться в различных системах автоматического управления, передачи информации и т.п. Технический результат заключается в повышении быстродействия и создании элементной базы вычислительных устройств, работающих на принципах многозначной линейной алгебры. Логический элемент «2-И» с многозначным внутренним представлением сигналов содержит первый (1) и второй (2) входные коммутаторы кванта тока I₀, управляемые источниками входных логических напряжений (3) и (4), токостабилизирующий двухполюсник (5), включенный между объединенными токовыми выходами (6), (7) первого (1) и второго (2) входных коммутаторов квантов тока I₀ и шиной (8) источников питания. Токовые выходы (6), (7) первого (1) и второго (2) входных коммутаторов кванта тока I₀ соединены с эмиттером дополнительного транзистора (9), база которого связана с источником опорного напряжения (10), а коллектор является логическим токовым выходом устройства (11), причем в качестве токостабилизирующего двухполюсника (5) используется источник опорного тока, выходной ток которого кратен кванту тока I₀. 2 з.п. ф-лы, 11 ил.

1. Логический элемент «2-И» с многозначным внутренним представлением сигналов, содержащий первый (1) и второй (2) входные коммутаторы кванта тока I₀, управляемые источниками входных логических напряжений (3) и (4), токостабилизирующий двухполюсник (5), включенный между объединенными токовыми выходами (6), (7) первого (1) и второго (2) входных коммутаторов квантов тока I₀ и шиной (8) источников питания, отличающийся тем, что токовые выходы (6), (7) первого (1) и второго (2) входных коммутаторов кванта тока I₀ соединены с эмиттером дополнительного транзистора (9), база которого связана с источником опорного напряжения (10), а коллектор является логическим токовым выходом устройства (11), причем в качестве токостабилизирующего двухполюсника (5) используется источник опорного тока, выходной ток которого кратен кванту тока I₀.

2. Логический элемент «2-И» с многозначным внутренним представлением сигналов по п.1, отличающийся тем, что каждый из входных коммутаторов (1), (2) кванта тока I₀, управляемых источниками входных логических напряжений (3), (4), выполнен в виде дифференциальных каскадов на первом (18) и втором (19) входных транзисторах, эмиттеры которых связаны с источником (20) кванта тока I₀, база первого (18) входного транзистора соединена с источником входного логического напряжения (3), (4), база второго (19) входного транзистора соединена с источником опорного напряжения (10), причем коллектор первого (18) входного транзистора соединен с инвертирующим токовым выходом $$(\overline{6})$$ $$(\overline{7})$$ каждого из входных коммутаторов (1) и (2) кванта тока I₀.

3. Логический элемент «2-И» с многозначным внутренним представлением сигналов по п.1, отличающийся тем, что каждый из входных коммутаторов (1) и (2) кванта тока I₀, управляемых источниками входных логических напряжений (3), (4), выполнен в виде дифференциальных каскадов на первом (18) и втором (19) входных транзисторах, эмиттеры которых связаны с источником (20) кванта тока I₀, база первого (18) входного транзистора соединена с источником входного логического напряжения (3), (4), база второго (19) входного транзистора соединена с источником опорного напряжения (10), причем коллектор второго (19) входного транзистора соединен с неинвертирующим токовым выходом (6), (7) каждого из входных коммутаторов (1) и (2) кванта тока I₀.