СХЕМА ПОСЛЕДОВАТЕЛЬНОГО СОЕДИНЕНИЯ ПТУП-ТРАНЗИСТОРОВ Российский патент 2015 года по МПК H03K17/10 

Данное изобретение относится к области электронной схемотехники, в частности к переключающему устройству с последовательным соединением ПТУП-транзисторов (полевых транзисторов с управляющим p-n-переходом), тип которого указан в ограничительной части пункта 1 формулы изобретения.

Уровень техники

В качестве силовых выключателей или переключающих устройств, рассчитанных на работу при высоких напряжениях, можно использовать электронные коммутационные устройства с каскадным или последовательным включением транзисторов. В патентных документах, например, US 6822842 и DE 19926109 такие переключающие устройства называют каскодными схемами. Эти схемы основаны на особом соединении МОП-транзистора М и по меньшей мере одного ПТУП-транзистора J_i (см. фиг.1). Переключатели подсоединяются между первым выводом 1 и вторым выводом 2 и управляются через управляющий вывод 7 МОП-транзистора М. В таком переключающем устройстве, рассчитанном на работу при высоких напряжениях и основанном на каскодной схеме, предусматривают использование нескольких последовательно включенных ПТУП-транзисторов J₂…J_j, чтобы за счет этого достичь высокого запирающего напряжения. При этом чтобы обеспечить защиту указанных ПТУП-транзисторов, к выводам затворов этих транзисторов подсоединяют диоды, а именно защитные диоды D₁-D₅, работающие в запирающем режиме. Защитные диоды соединяют между собой выводы затворов ПТУП-транзисторов, или говоря другими словами, каждый из них подсоединен между соответствующим выводом затвора и общим выводом 1, имеющим потенциал земли, с которым также соединен МОП-транзистор. Принцип действия защитных диодов D₁-D₅ для защиты ПТУП-транзисторов раскрыт в патенте US 6822842.

Из-за разной или слишком высокой емкости перехода защитных диодов D₁-D₅ на ПТУП-транзисторах может возникнуть неравномерное распределение запирающего напряжения. В частности, на самом верхнем ПТУП-транзисторе J₆ (см. фиг.1) присутствует емкость, отличающаяся от емкостей, имеющихся на выводах затворов нижних ПТУП-транзисторов. Такая неодинаковая нагрузка выводов затворов может сильно повлиять на динамическое распределение запирающего напряжения и привести к тому, что самый верхний транзистор возьмет на себя все напряжение между выводами, и в самом неблагоприятном случае он даже может разрушиться.

Сущность изобретения

В связи с вышесказанным задача данного изобретения заключается в том, чтобы создать такое переключающее устройство с последовательным соединением ПТУП-транзисторов вышеназванного типа, которое лишено перечисленных недостатков.

Эта задача решена путем разработки переключающего устройства с последовательным включением ПТУП-транзисторов, характеризующегося признаками пункта 1 формулы изобретения.

Предложенное переключающее устройство для переключения тока между первым выводом и вторым выводом содержит по меньшей мере два последовательно соединенных ПТУП-транзистора, из которых самый нижний ПТУП-транзистор соединен с первым выводом или соединен с первым выводом через последовательно включенные управляющие выключатели. Имеется по меньшей мере один дополнительный ПТУП-транзистор, последовательно соединенный с самым нижним ПТУП-транзистором, причем ПТУП-транзистор, наиболее удаленный от самого нижнего ПТУП-транзистора и называемый самым верхним ПТУП-транзистором, через свой вывод стока соединен с указанным вторым выводом. Между выводами затворов ПТУП-транзисторов и первым выводом подключена стабилизирующая схема для стабилизации напряжения затворов ПТУП-транзисторов. При этом между выводом затвора самого верхнего ПТУП-транзистора и вторым выводом подключена дополнительная схема, которая подтягивает потенциал на выводе затвора самого верхнего ПТУП-транзистора к потенциалу на выводе стока этого транзистора и уменьшает разность потенциалов.

Благодаря этому при включенном самом верхнем ПТУП-транзисторе напряжение на затворе поддерживается на уровне, немного превышающем или предпочтительно равном напряжению на выводе истока. В результате, при выключении самый верхний ПТУП-транзистор остается во включенном состоянии дольше, чем без дополнительной схемы. Благодаря этому обстоятельству предотвращается ситуация, при которой все напряжение между первым и вторым выводом приходится на самый верхний ПТУП-транзистор.

При помощи цепи, содержащей стабилизирующую схему и дополнительную схему, вышерасположенные ПТУП-транзисторы при выключении выключаются медленнее, а включаются быстрее, чем нижерасположенные ПТУП-транзисторы, и предпочтительно имеют синхронные моменты включения.

Таким образом, благодаря всей цепи, состоящей из стабилизирующей схемы и дополнительной схемы, балансируется и стабилизируется динамическое распределение запирающего напряжения силового выключателя, основанного на последовательно включенных транзисторах.

Вообще говоря, стабилизирующая схема может для каждого ПТУП-транзистора сама по себе отводить задаваемый ток между выводом его затвора и первым выводом. Дополнительная схема вместе со стабилизирующей схемой создает симметричную нагрузку по напряжению для выводов затворов последовательно включенных ПТУП-транзисторов.

Схему последовательного соединения ПТУП-транзисторов можно реализовать с обеспечением управления самого нижнего ПТУП-транзистора по каскодной схеме. При этом схема последовательного соединения содержит управляющий выключатель, например, МОП-транзистор, подключенный между первым выводом и самым нижним ПТУП-транзистором. В альтернативном случае ПТУП-транзисторами можно управлять по-другому, например, при помощи схемы управления, воздействующей непосредственно на вывод затвора самого нижнего ПТУП-транзистора.

Временную характеристику пассивного управления самым верхним ПТУП-транзистором, если управление осуществляется посредством одного или нескольких дополнительных диодов, можно регулировать, изменяя общую емкость переходов этих последовательно включенных дополнительных диодов. Емкость переходов можно регулировать, меняя количество последовательно включенных дополнительных диодов и/или параметры отдельных дополнительных диодов. Общее запирающее напряжение или напряжение пробоя одного или нескольких диодов между стоком и затвором самого верхнего ПТУП-транзистора выбирают так, чтобы оно было по меньшей мере приблизительно равно соответствующим значениям для остальных ПТУП-транзисторов.

В еще одном предпочтительном варианте изобретения емкость переходов дополнительных диодов поддерживают небольшой, вместо этого посредством отдельных элементов, например конденсаторов, регулируют емкость между вторым выводом и затвором самого верхнего ПТУП-транзистора (а также остальных ПТУП-транзисторов). Благодаря такой дополнительной симметризирующей схеме можно оптимизировать и ускорить переходные процессы при переключении. Соответственно, симметризирующая схема имеет RC-цепочку, расположенную между затворами ПТУП-транзисторов и первым выводом. Например, затворы каждых следующих друг за другом ПТУП-транзисторов соединены через последовательно включенный резистор и дополнительный конденсатор, а затвор самого верхнего ПТУП-транзистора посредством дополнительной RC-цепочки, предпочтительно той же структуры, соединен со вторым выводом.

В другом предпочтительном варианте изобретения затвор каждого ПТУП-транзистора, за исключением самого нижнего ПТУП-транзистора, посредством последовательно подключенных резистора и конденсатора соединен с первым выводом, при этом затвор самого верхнего ПТУП-транзистора соединен со вторым выводом посредством дополнительной схемы, предпочтительно дополнительной RC-цепочки, состоящей из последовательно соединенных резистора и дополнительного конденсатора.

В еще одном предпочтительном варианте изобретения затвор каждого ПТУП-транзистора, за исключением самого нижнего ПТУП-транзистора, посредством последовательно включенных резистора и конденсатора соединен с первым выводом, при этом затворы ПТУП-транзисторов посредством одного или нескольких диодов соединены со вторым выводом. Кроме того, затвор самого верхнего ПТУП-транзистора соединен со вторым выводом посредством дополнительной схемы, предпочтительно дополнительной RC-цепочки, состоящей из последовательно соединенных резистора и дополнительного конденсатора.

В других предпочтительных вариантах изобретения предусмотрен резистор для демпфирования, который используется не для каждого из конденсаторов (или для дополнительного конденсатора), а только для одного или нескольких конденсаторов, предпочтительно в вышерасположенных ПТУП-транзисторах.

В принципе в симметризирующей схеме возможно также параллельное включение резисторов и конденсаторов, однако такая конфигурация сопряжена со статическими потерями вследствие возникающего статичного делителя напряжения.

Симметризирующая схема предпочтительно выполнена таким образом, что переходные процессы, возникающие в этой схеме при переключении, в самом верхнем ПТУП-транзисторе имеют наименьшую постоянную времени, а в самом нижнем ПТУП-транзисторе имеют наибольшую постоянную времени. Соответственно емкость дополнительной RC-цепочки (или дополнительной емкостной цепочки) меньше емкости самой нижней RC-цепочки (или дополнительной емкостной цепочки), соединенной с затвором самого нижнего ПТУП-транзистора. Предпочтительно емкость промежуточных RC-цепочек или емкостных цепочек постепенно уменьшается сверху вниз. Благодаря взаимодействию симметризирующей схемы со стабилизирующей схемой переходные процессы в затворах ПТУП-транзисторов имеют сбалансированные постоянные времени.

В результате по сравнению со схемой без симметризирующей цепи при выключении транзисторов или ПТУП-транзисторов потенциал вывода затвора в вышерасположенных ПТУП-транзисторов достигает напряжения отсечки относительно соответствующего вывода истока в течение более длительного времени. Вследствие этого верхние ПТУП-транзисторы остаются включенными в течение более длительного времени, чем нижние ПТУП-транзисторы, и соответственно, верхние ПТУП-транзисторы выключаются медленнее. Наоборот, при включении верхние ПТУП-транзисторы включаются быстрее, чем без дополнительной схемы и симметризирующей схемы. В идеальном случае обеспечивается совершенно синхронное включение и выключение всех ПТУП-транзисторов.

Благодаря соответствующему выполнению симметризирующей схемы временные характеристики процессов, протекающих в отдельных переключателях, согласованы друг с другом, так что рассматриваемое переключающее устройство в целом обладает максимально сбалансированными характеристиками, то есть оно обеспечивает как можно более одновременное переключение отдельных ПТУП-транзисторов.

В еще одном варианте изобретения управляющий выключатель, например, МОП-транзистор, работает в линейном режиме. В результате обеспечивается демпфирование колебаний, возникающих из-за емкости перехода.

Таким образом, вместе с дополнительной схемой и симметризирующей схемой стабилизирующая схема образует между первым и вторым выводом динамический делитель напряжения, который при коммутационных процессах выравнивает нагрузку ПТУП-транзисторов по напряжению. По сравнению с известными силовыми выключателями или переключающими устройствами, предназначенными для переключения высоких рабочих напряжений, балансировка динамичной нагрузки транзисторов по запирающему напряжению существенно улучшается благодаря добавлению дополнительной схемы, например, дополнительных диодов. Кроме того, в предпочтительном варианте изобретения ее можно целенаправленно оптимизировать при помощи RC-цепей.

Остальные предпочтительные варианты изобретения раскрыты в зависимых пунктах формулы изобретения.

Краткое описание чертежей

Ниже изобретение описано более подробно на примере предпочтительных вариантов его осуществления, проиллюстрированных приложенными чертежами, из которых:

фиг.1 изображает схему последовательного соединения ПТУП-транзисторов, соответствующую известному уровню техники;

фиг.2 иллюстрирует первый вариант изобретения;

фиг.3 иллюстрирует второй вариант изобретения;

фиг.4 иллюстрирует еще один вариант изобретения.

Номера позиций, используемых на чертежах, и соответствующие им значения указаны в перечне ссылочных обозначений. При этом одинаковые элементы обозначены на чертежах одинаковыми номерами позиций.

Варианты изобретения

На фиг.1 представлено переключающее устройство высокого рабочего напряжения. Оно содержит каскодную схему соединения МОП-транзистора М с первым или самым нижним ПТУП-транзистором J₁ и подключенными последовательно с этим первым ПТУП-транзистором J₁ одним или несколькими дополнительными ПТУП-транзисторами J₂-J₆. Таким образом, самый нижний или первый ПТУП-транзистор управляется в данной каскодной схеме МОП-транзистором, действующим как управляющий выключатель. Последний ПТУП-транзистор из последовательно включенных ПТУП-транзисторов, т.е. транзистор, наиболее удаленный от первого ПТУП-транзистора, также называют самым верхним ПТУП-транзистором J₆. На этом чертеже в качестве примера показаны шесть ПТУП-транзисторов, однако согласно другим вариантам изобретения их может быть два или больше. Для стабилизации напряжения на затворах ПТУП-транзисторов предусмотрена стабилизирующая схема 3. В этой схеме между затворами каждой пары следующих друг за другом ПТУП-транзисторов имеется последовательное подключение защитных диодов D₁₁-D₁₃, D₂₁-D₂₃,…D₅₁-D₅₃, действующих в запирающем направлении. Количество защитных диодов D₁₁-D₅₃, подсоединенных последовательно друг другу, зависит от требуемого запирающего напряжения этих защитных диодов D₁₁-D₅₃. Говоря в общем, между затворами каждых двух следующих друг за другом ПТУП-транзисторов может иметься один или несколько защитных диодов D₁₁-D₅₃. В других вариантах изобретения используются не диоды, а иные коммутирующие элементы.

Между затвором и истоком каждого ПТУП-транзистора J₂-J₆, за исключением первого ПТУП-транзистора, подключены полупроводниковые стабилитроны (на фиг.1: Z_GS,2-Z_GS,6) или резисторы (на фиг.2: Z_GS,2-Z_GS,6). Эти стабилитроны и резисторы стабилизируют напряжение соответствующего затвора в стационарном состоянии.

Для выравнивания напряжения нагрузки ПТУП-транзисторов между затвором и выводом стока самого верхнего ПТУП-транзистора подключена дополнительная схема 4. В соответствии с фиг.2 эта схема содержит последовательное включение трех дополнительных диодов D₆₁, D₆₂, D₆₃, действующих в запирающем направлении. Благодаря указанным диодам потенциал вывода затвора самого верхнего ПТУП-транзистора подтягивается к потенциалу на выводе стока этого транзистора. В результате, напряжение, приложенное между выводом стока и выводом затвора, уменьшается. Дополнительные диоды D₆₁, D₆₂, D₆₃ обеспечивают симметричную нагрузку на выводах затворов и стабилизируют распределение запирающего напряжения. Кроме того, эти диоды действуют в качестве защитного элемента для самого верхнего ПТУП-транзистора J₆, защищая его от перенапряжения между стоком и затвором.

Вместо дополнительных диодов в дополнительной схеме можно использовать другие коммутирующие элементы, приводящие к тому же результату, например, один, два или большее число последовательно включенных диодов, резистор, конденсатор или RC-цепочку.

В предпочтительном варианте изобретения между затворами каждой пары следующих друг за другом ПТУП-транзисторов параллельно одному или нескольким защитным диодам D₁₁-D₅₃ подключена RC-цепочка, состоящая из последовательно подсоединенных резистора или демпфирующего резистора R_St,1-R_St,5 и конденсатора С_Tu,1-С_Tu,5. В этом случае параллельно дополнительной схеме 4 между затвором и выводом стока самого верхнего ПТУП-транзистора подключена аналоговая цепь, предпочтительно RC-цепочка той же структуры. Вместе все вышеназванные RC-цепочки образуют симметризирующую схему 5.

В этом случае вся схема имеет от 1 до n дополнительных диодов D₆₁, D₆₂, D₆₃ и пассивную RC-цепочку из демпфирующих резисторов R_St,1-R_St,6 и конденсаторов С_Tu,1-С_Tu,6.

Благодаря последовательному включению диодов можно сохранить небольшую общую емкость перехода, добавляемую между каждыми выводами затворов. Этот дает возможность, благодаря дополнительным конденсаторам С_Tu,1…С_Tu,6 оптимизировать динамическое распределение запирающего напряжения или регулировать его независимо от емкостей перехода. При этом дополнительные демпфирующие резисторы R_st,1…R_st,6 позволяют демпфировать колебания, вызванные дополнительными конденсаторами С_Tu,1…С_Tu,6.

На фиг.3 показан альтернативный предпочтительный вариант изобретения, при котором затворы ПТУП-транзисторов J₁-J₆ друг с другом не соединены, но каждый из них по отдельности посредством своей цепи, состоящей из защитных диодов D₁₁-D₅₃ и RC-цепочки, соединен с первым выводом 1. Как и в варианте изобретения, показанном на фиг.2, вывод затвора G₆ самого верхнего ПТУП-транзистора J₆ соединен через дополнительную цепь 4 со вторым выводом 2. И в этом случае дополнительная цепь 4 может содержать один или несколько последовательно включенных дополнительных диодов D₆₁-D₆₃ или другие коммутирующие элементы, или дополнительные диоды D₆₁-D₆₃, скомбинированные с последовательной RC-цепочкой R_St,6, C_Tu,6. И в этом случае оптимальные сами по себе и примененные для оптимизации RC-цепочки R_St,1…R_St,6 и С_Tu,1…С_Tu,6 вместе образуют симметризирующую схему 5.

На фиг.4 показан еще один вариант изобретения, при котором затворы ПТУП-транзисторов J₁-J₆ друг с другом не соединены, но каждый из них по отдельности соединен со своей цепью, состоящей из защитных диодов D₁₁-D₂₃, и с одним или несколькими дополнительными диодами 6, которые соединяют соответствующий вывод затвора со вторым выводом, кроме того они соединены с первым выводом 1 через RC-цепочку. Защитные диоды D₁₁-D₂₃ и дополнительные диоды 6 образуют для каждого напряжения затвора делитель напряжения, отдельно параметризируемый в отношении уровня напряжения и динамических свойств (постоянных времени). Вместо показанных на чертеже отдельных дополнительных диодов 6 можно использовать несколько последовательно включенных диодов. Как и в варианте, показанном на фиг.3, в этом случае дополнительная цепь 4 также может содержать один или несколько последовательно включенных дополнительных диодов D₆₁-D₆₃ или другие коммутирующие элементы, или дополнительные диоды D₆₁-D₆₃, скомбинированные с последовательной RC-цепочкой R_St,6, С_Tu,6. И в этом случае оптимальные сами по себе и примененные для оптимизации RC-цепочки R_St,1…RS_t,6 и C_Tu,1…С_Tu,6 вместе образуют симметризирующую схему 5.

Предложенную схему, описанную в настоящем изобретении в целом, а также в конкретных примерах его выполнения, можно применять не только для рассмотренных здесь n-канальных ПТУП-транзисторов, но также при соответствующих изменениях, и для p-канальных ПТУП-транзисторов.

Изобретение относится к области электронной схемотехники, в частности к переключающему устройству с последовательным соединением ПТУП-транзисторов. Техническим результатом является повышение надежности переключающего устройства за счет обеспечения одинаковой нагрузки выводов затворов, влияющей на динамическое распределение запирающего напряжения. Устройство содержит, по меньшей мере, два последовательно подсоединенных ПТУП-транзистора (J₁-J₆) (полевых транзистора с управляющим p-n-переходом), из которых самый нижний ПТУП-транзистор (J₁) соединен с первым выводом (1), или этот самый нижний ПТУП-транзистор (J₁) соединен по каскодной схеме с первым выводом (1) через управляющий выключатель (М), и по меньшей мере один дополнительный ПТУП-транзистор (J₂-J₅), причем ПТУП-транзистор (J₆), наиболее удаленный от самого нижнего ПТУП-транзистора (J₁) и называемый самым верхним ПТУП-транзистором (J₆), через свой вывод стока соединен со вторым выводом (2), при этом между выводами затворов ПТУП-транзисторов (J₁-J₆) и первым выводом (1) подключена стабилизирующая схема (D₁₁-D₅₃). Между выводом затвора (G₆) самого верхнего ПТУП-транзистора (J₆) и вторым выводом (2) подсоединена дополнительная схема (4), которая подтягивает потенциал на выводе затвора (G₆) самого верхнего ПТУП-транзистора (J₆) к потенциалу на выводе стока (D₆) этого транзистора (J₆). 8 з.п. ф-лы, 4 ил.

1. Переключающее устройство для переключения тока между первым выводом (1) и вторым выводом (2), содержащее по меньшей мере два последовательно подсоединенных ПТУП-транзистора (J₁-J₆) (полевых транзистора с управляющим р-n-переходом),
из которых самый нижний ПТУП-транзистор (J₁) соединен с первым выводом (1), или этот самый нижний ПТУП-транзистор (J₁) соединен по каскодной схеме с первым выводом (1) через управляющий выключатель (М),
и по меньшей мере один дополнительный ПТУП-транзистор (J₂-J₅), последовательно соединенный с указанным самым нижним ПТУП-транзистором (J₁), причем ПТУП-транзистор (J₆), наиболее удаленный от самого нижнего ПТУП-транзистора (J₁) и называемый самым верхним ПТУП-транзистором (J₆), через свой вывод стока соединен со вторым выводом (2),
при этом между выводами затворов ПТУП-транзисторов (J₁-J₆) и первым выводом (1) подключена стабилизирующая схема (D₁₁-D₅₃), обеспечивающая стабилизацию напряжения затворов ПТУП-транзисторов (J₁-J₆),
причем между выводом затвора (G₆) самого верхнего ПТУП-транзистора (J₆) и вторым выводом (2) подсоединена дополнительная схема (4), которая подтягивает потенциал на выводе затвора (G₆) самого верхнего ПТУП-транзистора (J₆) к потенциалу на выводе стока (D₆) этого транзистора (J₆),
при этом между затворами ПТУП-транзисторов (J₁-J₆) и первым выводом предусмотрена симметризирующая схема (5), содержащая RC-цепочку,
причем симметризирующая схема (5) выполнена таким образом, что переходные процессы, возникающие в этой схеме при переключении, в самом верхнем ПТУП-транзисторе (J₆) имеют наименьшую постоянную времени, а в самом нижнем ПТУП-транзисторе (J₁) имеют наибольшую постоянную времени.

2. Устройство по п.1, в котором указанная стабилизирующая схема (3) отводит задаваемый ток от вывода затвора каждого из ПТУП-транзисторов (J₁-J₆) к первому выводу (1), в частности, посредством действующих в запирающем направлении защитных диодов (D₁₁-D₅₃), каждый из которых расположен между выводами затворов соответствующих следующих друг за другом ПТУП-транзисторов (J₁-J₆) или между выводом затвора соответствующего ПТУП-транзистора (J₁-J₆) и первым выводом (1).

3. Устройство по п.1 или 2, в котором дополнительная схема (4) вместе со стабилизирующей схемой (3) создает симметричную нагрузку по напряжению для выводов затворов ПТУП-транзисторов (J₁-J₆).

4. Устройство по п.1 или 2, в котором дополнительная схема (4) содержит один или несколько дополнительных диодов (D₆₁, D₆₂, D₆₃), которые последовательно подсоединены между выводом затвора (G₆) самого верхнего ПТУП-транзистора (J₆) и вторым выводом (2) и действуют в запирающем направлении.

5. Устройство по п.1 или 2, в котором дополнительная схема (4) представляет собой пассивную цепь, в частности резистор, причем эта пассивная цепь, в частности резистор, подключена между выводом затвора (G₆) самого верхнего ПТУП-транзистора (J₆) и вторым выводом (2).

6. Устройство по п.1 или 2, в котором стабилизирующая схема (3) между выводами затворов каждых следующих друг за другом ПТУП-транзисторов содержит по меньшей мере один диод с первым общим запирающим напряжением, действующий в запирающем направлении, при этом дополнительная схема (4) содержит по меньшей мере один дополнительный диод (D₆₁, D₆₂, D₆₃) со вторым общим запирающим напряжением, действующий в запирающем направлении, причем второе общее запирающее напряжение по меньшей мере приблизительно равно первому общему запирающему напряжению.

7. Устройство по п.1, в котором указанная симметризирующая схема (5) между выводами затворов каждых следующих друг за другом ПТУП-транзисторов (J₁-J₆) содержит конденсатор (C_Tu,1-C_Tu,5), а также содержит дополнительный конденсатор (C_Tu,6), установленный параллельно дополнительной схеме (4), при этом последовательно по меньшей мере с одним из конденсаторов (C_Tu,1-C_Tu,5) и/или к указанному дополнительному конденсатору (C_Tu,6) подсоединен демпфирующий резистор (R_St,1-R_St,5,R_St,6).

8. Устройство по п.1, в котором симметризирующая схема (5) между выводами затворов каждых следующих друг за другом ПТУП-транзисторов (J₂-J₆), за исключением самого нижнего ПТУП-транзистора (J₁) и первого вывода (1), содержит RC-цепочку (R_St,1-R_St,5 и C_Tu,1-C_Tu,5), а также содержит дополнительную RC-цепочку (R_St,6 , C_Tu,6 ), установленную параллельно указанной дополнительной схеме (4).

9. Устройство по п.8, содержащее схему управления, регулирующую управляющий выключатель (М) таким образом, что он работает в линейном режиме.