КОМПАРАТОР ДВОИЧНЫХ ЧИСЕЛ Российский патент 2023 года по МПК G06F7/02 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны компараторы двоичных чисел (см., например, патент РФ 2649296, кл. G06F7/02, 2018г.), выполняющие распознавание отношений , , , где , есть n-разрядные двоичные числа, задаваемые двоичными сигналами , причем сигналы , () подаются на соответствующие входы компараторов в j-й момент времени, а сигналы и () определяют значения соответственно старшего и младшего разрядов числа .

К причине, препятствующей достижению указанного ниже технического результата при использовании известных компараторов двоичных чисел, относится неоднородность логических элементов аппаратурного состава, обусловленная тем, что, в частности, упомянутый аналог содержит логические элементы четырех типов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип компаратор двоичных чисел (патент РФ 2393526, кл. G06F7/02, 2010г.), который содержит два элемента задержки, логические элементы и выполняет распознавание отношений , , , где , есть n-разрядные двоичные числа, задаваемые двоичными сигналами , причем сигналы , () подаются на соответствующие входы прототипа в j-й момент времени, а сигналы и () определяют значения соответственно старшего и младшего разрядов числа .

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится неоднородность логических элементов аппаратурного состава, обусловленная тем, что прототип содержит логические элементы трех типов.

Техническим результатом изобретения является упрощение компаратора двоичных чисел за счет обеспечения однородности логических элементов его аппаратурного состава при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в компараторе двоичных чисел, содержащем первый и второй элементы задержки, входы которых соединены соответственно с первым и вторым выходами компаратора двоичных чисел, особенность заключается в том, что в него дополнительно введены шесть элементов ИЛИ-НЕ, причем выход i-го () элемента задержки и второй вход ()-го элемента ИЛИ-НЕ соединены соответственно с вторым входом i-го, первым входом ()-го и выходом ()-го элементов ИЛИ-НЕ, а первый, второй входы и выход ()-го элемента ИЛИ-НЕ подключены соответственно к выходам i-го, ()-го элементов ИЛИ-НЕ и i-му выходу компаратора двоичных чисел, i-й вход которого соединен с первым входом i-го элемента ИЛИ-НЕ.

На чертеже представлена схема предлагаемого компаратора двоичных чисел.

Компаратор двоичных чисел содержит два элемента задержки 1₁, 1₂ и шесть элементов ИЛИ-НЕ 2₁,…,2₆, причем выход элемента 1_i () и второй вход элемента 2_i+2 соединены соответственно с вторым входом элемента 2_i, первым входом элемента 2_i+2 и выходом элемента 2_3–i, а первый, второй входы и выход элемента 2_i+4 подключены соответственно к выходам элементов 2_i, 2_i+2 и входу элемента 1_i, i-му выходу компаратора двоичных чисел, i-й вход которого соединен с первым входом элемента 2_i.

Работа предлагаемого компаратора двоичных чисел осуществляется следующим образом. На его первый и второй входы в j-й () момент времени подаются соответственно двоичные сигналы и , которые задают значения ()-ых разрядов подлежащих сравнению n-разрядных двоичных чисел и . Здесь сигналы и () определяют значения соответственно старшего и младшего разрядов числа . Сигнал на выходе элемента задержки 1_i в j-й момент времени равен сигналу, который действовал на его входе в ()-й момент времени, а (в качестве элемента задержки может быть использован D-триггер). В представленной ниже таблице приведены значения выходных сигналов , предлагаемого компаратора, полученные с учетом работы его логических элементов для всех возможных наборов значений сигналов , , , .

0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 0 1 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 1 0 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0

Анализ данных, приведенных в таблице, позволяет заключить, что: 1) если и , то ; 2) если и ( и ), то и ( и ); 3) если и ( и ), то и ( и ). Таким образом, когда либо либо соответственно имеем либо либо .

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый компаратор двоичных чисел содержит однородные логические элементы и выполняет распознавание отношений , , , где , есть n-разрядные двоичные числа, задаваемые двоичными сигналами , причем сигналы , () подаются на соответствующие входы предлагаемого компаратора в j-й момент времени, а сигналы и () определяют значения соответственно старшего и младшего разрядов числа .

Изобретение относится к области вычислительной техники и может быть использовано в ассоциативных процессорах, машинах баз данных и цифровых следящих системах для распознавания отношений , , , где , есть n-разрядные двоичные числа, задаваемые двоичными сигналами. Техническим результатом является упрощение устройства за счет обеспечения однородности логических элементов аппаратурного состава. Устройство содержит два элемента задержки и шесть элементов ИЛИ-НЕ. 1 ил., 1 табл.

Компаратор двоичных чисел, содержащий первый и второй элементы задержки, входы которых соединены соответственно с первым и вторым выходами компаратора двоичных чисел, отличающийся тем, что в него дополнительно введены шесть элементов ИЛИ-НЕ, причем выход i-го () элемента задержки и второй вход ()-го элемента ИЛИ-НЕ соединены соответственно со вторым входом i-го, первым входом ()-го и выходом ()-го элементов ИЛИ-НЕ, а первый, второй входы и выход ()-го элемента ИЛИ-НЕ подключены соответственно к выходам i-го, ()-го элементов ИЛИ-НЕ и i-му выходу компаратора двоичных чисел, i-й вход которого соединен с первым входом i-го элемента ИЛИ-НЕ.