УСТРОЙСТВО СЕЛЕКЦИИ МЕНЬШЕГО ИЗ ДВОИЧНЫХ ЧИСЕЛ Российский патент 2023 года по МПК G06F7/02 G06F7/06 H03K19/173 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны устройства селекции меньшего из двоичных чисел (см., например, патент РФ 2300133, кл. G06F7/02, 2007г.), выполняющие селекцию меньшего из двух двухразрядных двоичных чисел, задаваемых двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных устройств селекции меньшего из двоичных чисел, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятое за прототип устройство селекции меньшего из двоичных чисел (патент РФ 2300130, кл. G06F7/02, 2007г.), которое содержит входов, n выходов и выполняет селекцию меньшего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения селекции меньшего из n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Указанный технический результат при осуществлении изобретения достигается тем, что в устройстве селекции меньшего из двоичных чисел, содержащем входов и n выходов, особенность заключается в том, что в него введены () элементов ИЛИ-НЕ и элементов НЕ, причем все элементы сгруппированы в n групп так, что k-я и n-я группы содержат соответственно элементов ИЛИ-НЕ, элемент НЕ и элементов ИЛИ-НЕ, в k-й группе первый вход i-го элемента ИЛИ-НЕ, подключенного выходом к i-му входу -го элемента ИЛИ-НЕ, и вход элемента НЕ соединены соответственно с первым входом -го элемента ИЛИ-НЕ и выходом -го элемента ИЛИ-НЕ, в k-й группе второй вход -го элемента ИЛИ-НЕ, подключенного выходом к второму входу -го элемента ИЛИ-НЕ, и выход i-го элемента ИЛИ-НЕ соединены соответственно с выходом элемента НЕ и первым входом -го элемента ИЛИ-НЕ, в n-й группе выход i-го элемента ИЛИ-НЕ подключен к i-му входу -го элемента ИЛИ-НЕ, первый вход i-го элемента ИЛИ-НЕ первой группы и первый вход i-го элемента ИЛИ-НЕ -й группы соединены соответственно с шиной нулевого потенциала и выходом -го элемента ИЛИ-НЕ k-й группы, а вторые входы первого, второго, …, m-го и выход -го элементов ИЛИ-НЕ j-й группы подключены соответственно к j-му, -му, …, -му входам и j-му выходу устройства селекции меньшего из двоичных чисел.

На чертеже представлена схема предлагаемого устройства селекции меньшего из двоичных чисел.

Устройство селекции меньшего из двоичных чисел содержит элементы ИЛИ-НЕ , () и элементы НЕ , причем все элементы сгруппированы в n групп так, что k-я и n-я группы содержат соответственно элементы , и элементы , первый вход элемента , подключенного выходом к i-му входу элемента , и вход элемента соединены соответственно с первым входом элемента и выходом элемента , второй вход элемента , подключенного выходом к второму входу элемента , и выход элемента соединены соответственно с выходом элемента и первым входом элемента , выход элемента подключен к i-му входу элемента , первый вход элемента и первый вход элемента соединены соответственно с шиной нулевого потенциала и выходом элемента , а вторые входы элементов , , …, и выход элемента подключены соответственно к j-му, -му, …, -му входам и j-му выходу устройства селекции меньшего из двоичных чисел.

Работа предлагаемого устройства селекции меньшего из двоичных чисел осуществляется следующим образом. На его первый,…,n-й, -й,…,-й, …, -й,…,-й входы подаются соответственно произвольные двоичные сигналы , , …, , которые задают подлежащих обработке n-разрядных двоичных чисел , , …, (, , …, и , , …, определяют значения старших и младших разрядов соответственно). Тогда сигнал на j-ом выходе предлагаемого устройства, например, при , будет определяться выражением

где

Здесь , и - , not есть обозначения операций ИЛИ, И и операции НЕ. В представленной ниже таблице приведены значения реализуемых выражениями (2), (3), (4) функций на всех возможных наборах значений их аргументов. Жирным в таблице выделены значения функций и их аргументов при .

– – – 0 0 0 0 0 0 – – – 0 0 1 0 0 1 – – – 0 1 0 0 1 0 – – – 0 1 1 0 1 1 – – – 1 0 0 1 0 0 – – – 1 0 1 1 0 1 – – – 1 1 0 1 1 0 – – – 1 1 1 0 0 0 0 0 1 0 0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 0 1 1 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 1 0 0 1 1 1 0 0 0 1 0 0 1 1 1 1 0 0 1 0 1 0 0 0 0 0 1 0 0 1 0 0 0 1 0 1 1 0 1 0 0 1 0 0 1 0 0 1 0 0 1 1 0 1 1 0 1 0 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 1 0 1 1 1 0 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 0 1 0 1 1 0 1 1 0 1 0 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 1 0 1 1 1 0 0 0 0 0 1 0 0 1 0 0 0 0 1 1 0 1 1 0 0 0 1 0 1 1 0 1 0 0 0 1 1 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 0 1 1 0 1 0 0 1 1 1 1 0 0 1 0 1 0 0 0 1 0 1 1 0 1 0 0 1 1 0 1 1 0 1 0 1 0 1 0 1 1 0 1 0 1 1 1 0 1 1 0 1 1 0 0 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 0 0 0 0 1 1 0 1 1 0 0 0 1 1 1 0 1 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 1 0 1 1 0 1 0 0 1 1 0 1 1 0 1 0 1 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 0 1 1 0 1 1 0 0 0 1 0 0 1 0 0 0 0 0 1 0 1 1 0 1 0 0 0 1 1 0 1 1 0 0 0 0 1 1 1 0 0 0

Анализ данных, приведенных в таблице, позволяет заключить, что:

1) если либо либо либо либо либо либо , то соответственно либо либо либо либо либо либо ;

2) если и либо и либо и либо и либо и либо и либо и , то соответственно либо либо либо либо либо либо ;

3) если и либо и либо и , то соответственно либо либо ;

4) если и либо и либо и , то соответственно либо либо ;

5) если и либо и либо и , то соответственно либо либо ;

6) если и либо и либо и , то соответственно либо либо .

Таким образом, на первом и r-ом выходах предлагаемого устройства согласно (1) получим

(5)

и

, (6)

где , , – фрагменты n-разрядных двоичных чисел , , . Следовательно, с учетом (5), (6) имеем , где есть n-разрядное двоичное число, задаваемое двоичными сигналами ( и определяют значения старшего и младшего разрядов соответственно).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемое устройство обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает селекцию меньшего из n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Изобретение относится к области вычислительной техники. Техническим результатом является расширение функциональных возможностей за счет обеспечения селекции меньшего из n-разрядных двоичных чисел, задаваемых двоичными сигналами. Устройство содержит элементов ИЛИ-НЕ и элементов НЕ За счет указанных элементов и новой схемы их соединения обеспечивается обработка n-разрядных двоичных чисел. В результате расширены функциональные возможности устройства селекции меньшего из двоичных чисел. 1 ил., 1 табл.

Устройство селекции меньшего из двоичных чисел, содержащее входов и n выходов, отличающееся тем, что в него введены () элементов ИЛИ-НЕ и элементов НЕ, причем все элементы сгруппированы в n групп так, что k-я и n-я группы содержат соответственно элементов ИЛИ-НЕ, элемент НЕ и элементов ИЛИ-НЕ, в k-й группе первый вход i-го элемента ИЛИ-НЕ, подключенного выходом к i-му входу -го элемента ИЛИ-НЕ, и вход элемента НЕ соединены соответственно с первым входом -го элемента ИЛИ-НЕ и выходом -го элемента ИЛИ-НЕ, в k-й группе второй вход -го элемента ИЛИ-НЕ, подключенного выходом к второму входу -го элемента ИЛИ-НЕ, и выход i-го элемента ИЛИ-НЕ соединены соответственно с выходом элемента НЕ и первым входом -го элемента ИЛИ-НЕ, в n-й группе выход i-го элемента ИЛИ-НЕ подключен к i-му входу -го элемента ИЛИ-НЕ, первый вход i-го элемента ИЛИ-НЕ первой группы и первый вход i-го элемента ИЛИ-НЕ -й группы соединены соответственно с шиной нулевого потенциала и выходом -го элемента ИЛИ-НЕ k-й группы, а вторые входы первого, второго, …, m-го и выход -го элементов ИЛИ-НЕ j-й группы подключены соответственно к j-му, -му, …, -му входам и j-му выходу устройства селекции меньшего из двоичных чисел.