МОСТОВОЙ ИМПУЛЬСНЫЙ УСИЛИТЕЛЬ МОЩНОСТИ Российский патент 2023 года по МПК H03F3/10 

Изобретение относится к электротехнике, в частности к импульсным усилителям мощности и может быть использовано в бестрансформаторных усилителях с широтно-импульсной модуляцией для управления двухфазными электродвигателями в следящих приводах.

Известен мостовой импульсный усилитель мощности (патент RU 2765783 С1 от26.02.2021), выбранный в качестве прототипа, состоящий из инвертора, первого полумостового усилителя, построенного на составных транзисторах, включенных по схеме Дарлингтона, которые шунтированы диодами и резисторного делителя, а также второго полумостового усилителя, построенного на составных транзисторах, включенных по схеме Дарлингтона, которые шунтированы диодами и резисторного делителя, при этом входной сигнал логического уровня поступает на вход нижнего составного транзистора первого полумостового усилителя, а входной сигнал через инвертор поступает на вход нижнего составного транзистора второго полумостового усилителя, для управления верхними составными транзисторами первого полумостового усилителя через резисторный делитель заведена обратная связь с выхода второго полумостового усилителя, а для управления верхними составными транзисторами второго полумостового усилителя через резисторный делитель заведена обратная связь с выхода первого полумостового усилителя.

Для заявленного изобретения и прототипа выявлены следующие общие существенные признаки: мостовой импульсный усилитель мощности, состоящий из инвертора, первого полумостового усилителя, построенного на составных транзисторах, включенных по схеме Дарлингтона, которые шунтированы диодами и резисторного делителя,подключенного к базе верхнего составного транзистора, а также второго полумостового усилителя, построенного на составных транзисторах, включенных по схеме Дарлингтона, которые шунтированы диодами и резисторного делителя, подключенного к базе верхнего составного транзистора.

Существенным недостатком известного мостового импульсного усилителя является то, что в первом каскаде усилителей по цепи эмиттер-коллектор транзисторов 4, 6, 13, 15, из-за разного времени задержек на переключение транзисторов, может протекать сквозной неуправляемый ток, что снижает надёжность усилителей. Кроме того, обратная связь на управление верхними составными транзисторами первого полумостового усилителя,заведена с выхода второго каскада полумостовогоусилителя, чтоприводит к увеличению времени задержек на переключениесиловых транзисторов и дополнительной потери мощности на силовых ключах.

Настоящим изобретением решается техническая проблема повышения надёжности импульсного усилителя мощности за счёт ограничения сквозных неуправляемых токов в транзисторах первого каскада полумостовых усилителей и снижение потери мощности на силовых транзисторах усилителя за счёт сокращения времени переключения полумостовых усилителей.

Указанная техническая проблема решается тем, что в мостовом импульсном усилителе мощности, состоящим из инвертора, первого полумостового усилителя, построенного на составных транзисторах, включенных по схеме Дарлингтона, которые шунтированы диодами и резисторного делителя, подключенного к базе верхнего составного транзистора, а также второго полумостового усилителя, построенного на базе верхних и нижних составных транзисторов, включенных по схеме Дарлингтона, которые шунтированы диодами и резисторного делителя, подключенного к базе верхнего составного транзистора, согласно заявленному изобретению введены резисторные делители напряжения в базы нижних составных транзисторов первого и второго полумостового усилителя, а в цепь объединённыхэмиттеров транзисторов первого каскада полумостовых усилителей введён резистор обратной связи по току, при этом входной сигнал логического уровня поступает на резисторный делитель в базе нижнего составного транзистора первого полумостового усилителя, а через инвертор входной сигнал поступает на резисторный делитель в базе нижнего составного транзистора второго полумостового усилителя, для управления верхним составным транзистором первого полумостового усилителя через резисторный делитель заведена обратная связь с объединённых коллекторов транзисторов первого каскада второго полумостового усилителя, а для управления верхним составным транзистором второго полумостового усилителя через резисторный делитель заведена обратная связь с объединённых коллекторов транзисторов первого каскада первого полумостового усилителя.

Сущность предлагаемого изобретения поясняется на Фиг. 1, где представлена электрическая схема мостового импульсного усилителя мощности.

Мостовой импульсный усилитель мощности состоит из двух полумостовых усилителей, каждый из которых построен по двухкаскадной схеме. Первый каскад полумостовых усилителей включает в себя транзисторы 6, 7 и 17, 18. При этом усилители охвачены перекрёстной обратной связью через соответствующие резисторы 2, 19. Второй каскад полумостовых усилителей состоит из эмиттерных повторителей построенных на комплементарной паре силовых транзисторов 9, 10 и 15, 16.

Заявленный мостовой импульсный усилитель мощности, состоит из инвентора 5, первого полумостового усилителя, построенного на составных транзисторах 6, 9 и 7, 10, включенных по схеме Дарлингтона, которые шунтированы диодами 11, 12 и резисторного делителя 1, 2, подключенного к базе верхнего составного транзистора 6, 9, а также второго полумостового усилителя, построенного на базе верхних 15, 17 и нижних 16, 18 составных транзисторов, включенных по схеме Дарлингтона, которые шунтированы диодами 13, 14 и резисторного делителя 19, 20, подключенного к базе верхнего составного транзистора 15, 17. Каждый из двух полумостовых усилителей построен по двухкаскадной схеме. Первый каскад полумостовых усилителей включает в себя транзисторы 6, 7 и 17, 18. При этом усилители охвачены перекрёстной обратной связью через соответствующие резисторы 2, 19. Второй каскад полумостовых усилителей состоит из эмиттерных повторителей построенных на комплементарной паре силовых транзисторов 9, 10 и 15, 16.

Согласно заявленному изобретению введены резисторные делители напряжения 3, 4 и 21, 22 в базы нижних составных транзисторов 7, 10 и 16, 18 первого и второго полумостового усилителя, а в цепь объединённыхэмиттеров транзисторов 7, 18 первого каскада усилителей введён резистор обратной связи по току 8, при этом входной сигнал логического уровня поступает на резисторный делитель 3, 4 в базу нижнего составного транзистора первого полумостового усилителя, а через инвертор 5 входной сигнал поступает на резисторный делитель 21, 22 в базу нижнего составного транзистора 16, 18 второго полумостового усилителя, для управления верхним составным транзистором 6, 9 первого полумостового усилителя через резисторный делитель 1, 2 заведена обратная связь с объединённых коллекторов транзисторов 17, 18 первого каскада второго полумостового усилителя, а для управления верхним составным транзистором 15, 17 второго полумостового усилителя через резисторный делитель 19, 20 заведена обратная связь с объединённых коллекторов транзисторов 6, 7 первого каскада первого полумостового усилителя.

Импульсный входной сигнал «Лог 1» через резисторный делитель напряжения 3, 4 поступает на вход первого полумостового усилителя и вход инвертора 5. Транзистор 7 переходит в открытое состояние, а инвертированный входной сигнал через резисторы 21, 22 поступает на вход второго полумостового усилителя и устанавливает транзистор 18 в закрытое состояние, после чего прекращается протекание тока через резистор 2 и транзистор 6 закрывается. Из сказанного выше следует, что в течение суммарного времени переключения инвентора 5, транзистора 18 и транзистора 6, транзисторы 6 и 7 могут одновременно находится в открытом состоянии, что приводит к возникновению сквозного тока в цепях эмиттер-коллектор транзисторов 6, 7.

Следует отметить, что в предлагаемом изобретении по сравнению с прототипом уменьшена глубина обратной связи на управление верхними транзисторами 6, 17, что привело к уменьшению длительности протекания сквозного тока через транзисторы первого каскада и времени переключения полумостовых усилителей.

Для ограничения величины сквозного тока через транзисторы 6, 7, а также транзисторы 17, 18 в объединённую цепь эмиттеров транзисторов 7,18 введён резистор обратной связи по току 8. Величина сквозного тока (Iст) может быть задана формулой, определяющей режим отсечки транзисторов 7, 18 при возникновении сквозного тока в цепях эмиттер-коллектор транзисторов 6, 7 и 17, 18:

,

где R8 – сопротивление резистора обратной связи по току;

U_{эб –} напряжение эмиттер база транзистора 7 (18) в соответствии с вольтамперной характеристикой для выбранных режимов работы транзистора;

U_вх– напряжение входного сигнала («Лог 1»);

R3, R4 – сопротивление резисторов делителя напряжения 3, 4(21, 22).

На Фиг. 2 приведена осциллограмма 1 напряжения обратной связи на управление верхними транзисторами с выхода первого каскада полумостового усилителя, а также осциллограмма 2 тока эмиттер-коллектор транзисторов 6, 7, заданного по приведённой выше формуле. На Фиг. 3 приведена осциллограмма выходного напряжения мостового усилителя мощности.

Данное изобретение предназначено для применения в блоках управления приводами, разрабатываемыми АО «ИСС», в качестве бес- трансформаторного усилителя с широтно-импульсной модуляцией для управления двухфазными электродвигателями в следящих приводах.

Из известных заявителю патентно-информационных материалов не обнаружены признаки с совокупностью признаков заявляемого объекта.

Изобретение относится к электротехнике в частности к импульсным усилителям мощности и может быть использовано в бестрансформаторных усилителях с широтно-импульсной модуляцией для управления двухфазными электродвигателями в следящих проводах. Технический результат - повышение надёжности за счёт ограничения сквозных неуправляемых токов транзисторов первого каскада полумостового усилителя и снижение потери мощности на силовых транзисторах усилителя за счёт сокращения времени переключения полумостовых усилителей. Технический результат достигается тем, что введена обратная связь по току в первом каскаде полумостового усилителя и уменьшена глубина обратной связи на управление верхними транзисторами схемы полумостового усилителя. 3 ил.

Мостовой импульсный усилитель мощности, состоящий из инвертора, первого полумостового усилителя, построенного на составных транзисторах, включенных по схеме Дарлингтона, которые шунтированы диодами, и резисторного делителя, подключенного к базе верхнего составного транзистора, а также второго полумостового усилителя, построенного на базе верхних и нижних составных транзисторов, включенных по схеме Дарлингтона, которые шунтированы диодами, и резисторного делителя, подключенного к базе верхнего составного транзистора, отличающийся тем, что введены резисторные делители напряжения в базы нижних составных транзисторов первого и второго полумостовых усилителей, а в цепь объединённых эмиттеров нижних транзисторов первого каскада усилителей введён резистор обратной связи по току, при этом входной сигнал логического уровня поступает на резисторный делитель в базе нижнего составного транзистора первого полумостового усилителя, для управления верхним составным транзистором первого полумостового усилителя через резисторный делитель заведена обратная связь с объединённых коллекторов транзисторов первого каскада второго полумостового усилителя, а для управления верхним составным транзистором второго полумостового усилителя через резисторный делитель заведена обратная связь с объединённых коллекторов транзисторов первого каскада первого полумостового усилителя.